

AAU

AMERICAN ANDRAGOGY
UNIVERSITY




ELECTRONICA BASICA

para

INGENIEROS

Gustavo A. Ruiz Robredo




*Primer circuito Integrado. Jack Kilby, 1958.
(Cortesía de Texas Instruments Incorporated)*

ELECTRONICA BASICA

para

INGENIEROS

Gustavo A. Ruiz Robredo



*Primer circuito integrado. Jack Kilby. 1958.
(Cortesía de Texas Instruments Incorporated)*

Título: Electrónica Básica para Ingenieros
Autor: Gustavo A. Ruiz Robredo
Dpto. Electrónica y Computadores
Facultad de Ciencias
Universidad de Cantabria
Avda. de Los Castros s/n
39005-Santander
España

Editor: El autor
1ª Edición: Junio-2001
© Gustavo A. Ruiz Robredo

Impreso en: Servicio de Reprografía
Facultad de Ciencias
Universidad de Cantabria
Avda. de Los Castros s/n
39005-Santander
España

I.S.B.N.: 84-607-1933-2
Depósito Legal: SA-138-2001

Índice

	Prefacio	I
	Breve reseña histórica sobre la electrónica	III
	Principales fabricantes de componentes y sistemas electrónicos	IX
Tema 1	Características del transistor bipolar y FET: Polarización	
	1.1.- Introducción	1
	1.2.- Corrientes en un transistor de unión o BJT	1
	1.3.- Modos de operación de un transistor bipolar	2
	1.4.- Concepto de punto de trabajo y recta de carga estática. <i>1.4.1- Potencia de disipación estática máxima (P_{CMAX}), 7.</i>	6
	1.5.- Circuitos de polarización de transistores bipolares	8
	1.6.- Transistores de efecto de campo	8
	1.7.- Características eléctricas del JFET	10
	1.8.- Transistores MOSFET	12
	1.9.- Polarización de los FET	15
	Problemas	17
Tema 2	Amplificadores con transistores: Modelos de pequeña señal	
	2.1.- Introducción	21
	2.2.- Teoría de redes bipuerta	21
	2.3.- Análisis de un circuito empleando parámetros {H}	22
	2.4.- Modelo híbrido {H} de un transistor bipolar	25
	2.5.- Análisis de un amplificador básico	30
	2.6.- Par Darlington	33
	<i>2.6.1 Modelo equivalente DC, 33; 2.6.2 Modelo de pequeña señal, 34.</i>	
	2.7.- Modelo \square o de Giacchetto	35
	2.8.- Modelo de pequeña señal para transistores FET	36
	2.9.- Amplificadores multietapa	39
	Problemas	41
Tema 3	Respuesta en frecuencia de amplificadores	
	3.1.- Introducción	45
	3.2.- Consideraciones generales sobre frecuencia	46
	3.3.- Análisis de baja frecuencia: Diagrama de Bode	47
	3.4.- Respuesta a baja frecuencia de amplificadores básicos	49
	3.5.- Teorema de Miller	50
	3.6.- Respuesta a alta frecuencia de transistores	51
	<i>3.6.1.- Modelo de alta frecuencia de transistores bipolares, 52; 3.6.2.- E-C en frecuencias altas: efecto Miller, 53; 3.6.3.- E-C con resistencia de emisor en frecuencias altas, 54; 3.6.4.- C-C en frecuencias altas, 55; 3.6.5.- B-C en frecuencias altas, 56; 3.6.6.- Modelo de alta frecuencia de transistores FET, 56.</i>	
	3.7.- Respuesta en frecuencia de amplificadores multietapa	58
	Problemas	59
Tema 4	Amplificadores realimentados	
	4.1.- Introducción	61
	4.2.- Teoría básica de realimentación	61
	<i>4.2.1.- Estabilidad de la amplificación, 62; 4.2.2.- Reducción de la distorsión, 63; 4.2.3.- Producto ganancia-ancho de banda, 63.</i>	
	4.3.- Clasificación de los amplificadores	64
	4.4.- Configuraciones básicas de los amplificadores realimentados	67
	4.5.- Realimentación de tensión en serie	68
	<i>4.5.1.- Ejemplo de un amplificador realimentado V en serie, 71.</i>	
	4.6.- Realimentación de corriente en paralelo	73
	<i>4.6.1.- Ejemplo de un amplificador realimentado I en paralelo, 75.</i>	

	4.7.- Realimentación de tensión en paralelo	77
	4.7.1.- <i>Ejemplo de un amplificador realimentado de V en paralelo, 79.</i>	
	4.8.- Realimentación de intensidad en serie	80
	4.8.1.- <i>Ejemplo de un amplificador realimentado de I en serie, 82.</i>	
	4.9.- Tabla resumen de amplificadores realimentados	84
	Problemas	85
Tema 5	Fuentes de corriente y cargas activas	
	5.1.- Introducción	87
	5.2.- Espejo de corriente bipolar	87
	5.3.- Fuentes de corriente simples FET	90
	5.4.- Fuente de corriente Widlar	91
	5.5.- Otras fuentes de corriente	92
	5.5.1.- <i>Fuentes de corriente independientes de la tensión de polarización, 93.</i>	
	5.6.- Fuente de corriente como carga activa	95
	Problemas	96
Tema 6	Amplificador diferencial	
	6.1.- Introducción	101
	6.2.- Análisis de un amplificador diferencial básico bipolar	101
	6.2.1.- <i>Análisis en continua, 101;</i> 6.2.2.- <i>Análisis de las configuraciones en modo común y diferencial, 102.</i>	
	6.3.- Amplificador diferencial bipolar con fuente de corriente	105
	6.3.1.- <i>Amplificador diferencial con carga activa, 107;</i> 6.3.2.- <i>Ejemplo de un amplificador diferencial bipolar complejo, 108.</i>	
	6.4.- Amplificadores diferenciales FET	109
	Problemas	112
Tema 7	Etapas de salida	
	7.1.- Introducción	117
	7.2.- Cálculos de potencia	118
	7.3.- Etapa de salida clase A	120
	7.4.- Etapa de salida clase B (Push-Pull)	121
	7.4.1.- <i>Potencia de salida y eficiencia de la etapa clase B, 122.</i>	
	7.5.- Etapa de salida clase AB (Push-Pull)	124
	7.6.- Protección contra sobrecarga	125
	7.7.- Distorsión armónica	126
	7.8.- Amplificadores de potencia integrados	127
	7.9.- Consideraciones térmico-ambientales	127
	7.10.- Dispositivos de potencia	132
	7.10.1.- <i>Transistores bipolares de potencia, 132;</i> 7.10.2.- <i>Transistores MOS de potencia, 133;</i> 7.10.3.- <i>Transistores IGBT's, 134.</i>	
	Problemas	136
Tema 8	El amplificador operacional: Fundamentos y aplicaciones básicas	
	8.1.- Introducción	139
	8.2.- El OA ideal	141
	8.3.- Configuraciones básicas del OA	142
	8.4.- Otras configuraciones básicas del OA	143
	8.5.- Limitaciones prácticas del OA	145
	8.5.1.- <i>Tensiones y corrientes "off-set" de entrada, 145;</i> 8.5.2.- <i>Parámetros de frecuencia, 146;</i> 8.5.3.- <i>Slew-Rate, 147;</i> 8.5.4.- <i>Otros parámetros, 148.</i>	
	Problemas	149
Tema 9	Comparadores de tensión	
	9.1.- Introducción: El OA como comparador	157
	9.2.- Comparadores de tensión monolíticos	158
	9.2.1.- <i>Familia 311, 158;</i> 9.2.2.- <i>Familia 339, 160.</i>	
	9.3.- Algunas aplicaciones de los comparadores de tensión	160
	9.3.1.- <i>Detector de nivel, 160;</i> 9.3.2.- <i>Detector de ventana, 161;</i> 9.3.3.- <i>Medidor gráfico de barras, 161.</i>	

9.4.-	Disparador Schmitt	162
9.4.1.-	Disparadores Schmitt monolíticos, 164 .	
	Problemas	166
Tema 10	Generadores de señal	
10.1.-	Introducción	169
10.2.-	Principios básicos de los osciladores sinusoidales	169
	<i>10.2.1.- Control no-lineal de la amplitud, 171.</i>	
10.3.-	Circuitos osciladores RC-OA	172
	<i>10.3.1.- Oscilador de puente de Wien, 172; 10.3.2.- Oscilador de cambio de fase, 173.</i>	
10.4.-	Osciladores LC,	175
10.5.-	Osciladores de cristal,	176
	<i>10.5.1.- Oscilador de cristal resonante en serie, 178; 10.5.2.- Oscilador de cristal resonante en paralelo, 178</i>	
10.6.-	Consideraciones prácticas de los osciladores sinusoidales	178
10.7.-	Multivibrador astable	179
10.8.-	Generador de una onda triangular,	180
10.9.-	Temporizadores integrados,	181
10.10.-	Generadores de señal monolíticos,	183
	Problemas	186
Tema 11	Reguladores de tensión	
11.1.-	Introducción	189
11.2.-	Reguladores de tensión con componentes discretos	190
	<i>11.2.1.- Referencias de tensión, 190; 11.2.2.- Regulación de tensión en serie, 192; 11.2.3.- Circuitos de protección, 193.</i>	
11.3.-	Reguladores de tensión monolíticos	195
	<i>11.3.1.- Reguladores de tensión fija tri-terminal, 195; 11.3.2.- Reguladores de tensión ajustable tri-terminal, 196; 11.3.3.- Especificaciones de los reguladores de tensión, .196.</i>	
11.4.-	Reguladores de conmutación y convertidores DC-DC	197
	Problemas	200
Tema 12	Introducción a los tiristores	
12.1.-	Introducción	203
12.2.-	Diodo de cuatro capas	204
	<i>12.2.1.- SIDAC, 205; 12.2.2.- SBS, 207.</i>	
12.3.-	Rectificador gobernado de silicio o SCR	207
12.4.-	Activación o disparo y bloqueo de los tiristores	209
	<i>12.4.1.- Activación o disparo de un tiristor, 209; 12.4.2.- Bloqueo de un tiristor, 210.</i>	
12.5.-	Regulación en potencia de un SCR	211
12.6.-	Variantes del SCR	212
	<i>12.6.1.- Foto-SCR o LASCR, 212; 12.6.2.- GTO, 213; 12.6.3.- PUT, 213; 12.6.4.- TRIAC, 214; 12.6.5.- TRIAC con acoplado óptico (opto coupler TRIAC), 214.</i>	
12.7.-	El transistor UJT o de uni-unión	215
	<i>12.7.1.- Funcionamiento de un UJT, 215; 12.7.2.- Oscilador de relajación con UJT, 217.</i>	
12.8.-	Algunas aplicaciones típicas de los tiristores	218
	<i>12.8.1.- Regulación de luz, 218; 12.8.2.- Control digital de potencia, 219; 12.8.3.- Control de velocidad de motores, 220; 12.8.4.- Cargador de baterías basado en un UJT, 221; 12.8.5.- Control de calor con sensor de temperatura, 222.</i>	
	Problemas	223
	Bibliografía	227
	Apéndice	
	• Transistor de pequeña señal NPN: BC546/548	A.1
	• Transistor de pequeña señal NPN: 2N3903/04	A.6
	• Transistor de pequeña señal PNP: 2N3905/06	A.12

• JFET de canal N: 2N5457	A.17
• JFET de canal P: 2N5460/62	A.20
• Amplificador operacional: OA741	A.23
• Regulador de tensión ajustable positivo: LM117/317	A.29
• Regulador de tensión ajustable negativo: LM137/337	A.33
• SIDAC: MKP3V129/240	A.36
• SBS: MBS4991/2/3	A.38
• SCR: 2N5060	A.40
• PUT: 2N6027/28	A.42
• UJT: 2N2646	A.44
• TRIAC: MAC218A	A.45

Prefacio

El objetivo de este libro es proporcionar una herramienta de ayuda didáctica que permita adquirir los conocimientos básicos de electrónica necesarios en los estudios de Ingeniería Técnica de Telecomunicación. El libro ha sido dimensionado para que su contenido pueda ser impartido dentro de una asignatura cuatrimestral. No pretende sustituir a otros libros de consulta ya muy arraigados en el campo de la electrónica, sino resumir los conocimientos de los dispositivos semiconductores e introducir algunos de los circuitos monolíticos más significativos que existen en el mercado. El alumno adquirirá un núcleo de conocimientos básicos con una fuerte componente práctica que constituirán una base idónea para abordar una futura especialización en cualquiera de los campos de la electrónica.

Se parte de la idea de que el estudiante posee los conocimientos previos de las herramientas de análisis de circuitos lineales en las asignaturas de Electricidad y Magnetismo y Teoría de Circuitos, y está familiarizado con los modelos y comportamiento circuital de los principales dispositivos electrónicos más importantes en la asignatura de Componentes y Dispositivos Electrónicos y Fotónicos. De esta manera el alumno pierde la idea del dispositivo como elemento aislado y lo estudia como elemento constitutivo de un circuito más complejo y en muchos casos de un sistema integrado.

Este libro ha sido dotado de una estructura y organización adecuada que permita adquirir los conocimientos de forma lógica y ordenada. Para ello, ha sido dividido en 12 temas de acuerdo a su contenido. El tema I introduce las características eléctricas de los transistores bipolares y FET y se describen los principales circuitos de polarización. El tema 2 estudia el comportamiento de pequeña señal y frecuencias medias de los amplificadores basados en transistores así como las técnicas basadas en métodos tabulares que facilitan su resolución. El tema 3 se centra en el análisis de respuesta en frecuencia de amplificadores y modelos de alta frecuencia de los transistores que permiten determinar su ancho de banda. El tema 4 presenta los principios y ventajas de la realimentación y se describe un método sistemático que permite el análisis de las diferentes configuraciones de los amplificadores realimentados. El tema 5 introduce las fuentes de corriente como uno de los circuitos de polarización más importantes de los circuitos integrados y su utilización como cargas activas. El tema 6 aborda la amplificación diferencial y analiza amplificadores operacionales simples basados en este circuito. El tema 7 estudia las etapas de potencia que constituyen las etapas de salida de cualquier amplificador y se introducen las características de los dispositivos de potencia para aplicaciones analógicas más típicos que se pueden encontrar en el mercado. El tema 8 presenta el amplificador operacional y sus características que incluye un abundante conjunto de problemas que permite estudiar sus principales aplicaciones lineales. El tema 9 estudia el amplificador operacional como comparador e introduce las familias de comparadores monolíticos más conocidas y aplicaciones prácticas de estos circuitos. El tema 10 presenta los principales osciladores sinusoidales y de relajación, temporizadores y circuitos monolíticos utilizados en la generación de señales. El tema 11 introduce los circuitos utilizados en la regulación de tensión lineal con especial énfasis en los reguladores de tensión monolíticos y sus principales aplicaciones. El tema 12 realiza una introducción a los tiristores y se analizan sus aplicaciones más típicas en el control de potencia.

Al final de cada tema se incluye un conjunto de problemas significativos que ayudan a la comprensión de los aspectos teóricos procurando utilizar valores prácticos de acuerdo a las especificaciones proporcionadas por el fabricante. Por ello, el libro incluye además un apéndice con las características de los principales dispositivos electrónicos que deben ser utilizadas en la resolución de algunos problemas con objeto de adquirir una idea de

utilidad práctica de los valores de los parámetros de los dispositivos.

Por último, no puedo dejar de agradecer a Jesús García su desinteresada ayuda en la revisión de este libro y cuyas sugerencias sin duda han mejorado el contenido final del mismo.

La finalidad del libro es didáctica y su edición se ha realizado sin ánimo de lucro. La versión electrónica es de acceso público en la siguiente dirección electrónica: <http://grupos.unican.es/dyvc/ruizrg>



Gustavo A. Ruiz Robredo
Depto. de Electrónica y Computadores
Facultad de Ciencias
Avda. de Los Castros s/n
39005-Santander
España

email: ruizrg@unican.es

Breve reseña histórica sobre la electrónica

Las primeras observaciones relacionados con los fenómenos eléctricos son del tiempo de la Grecia Antigua (Tales de Mileto, Demócrito, etc...). Sin embargo, no es hasta el siglo XIX cuando se desarrollan algunas teorías que explican satisfactoriamente parte de dichos fenómenos. En 1893, Maxwell reunió las investigaciones en el campo de la electricidad y magnetismo de grandes científicos tales como Coulomb, Ampere, Ohm, Gauss, Faraday ..., y publicó las reglas matemáticas que rigen las interacciones electromagnéticas. Aunque Maxwell no reconoce la naturaleza corpuscular de la corriente eléctrica, sus ecuaciones son aplicables incluso después del establecimiento de la naturaleza discreta de la carga. La predicción de la existencia de ondas electromagnéticas y su posibilidad de propagación en el espacio constituye muy probablemente la base del posterior desarrollo de las comunicaciones, y en definitiva, de la Electrónica.

La Electrónica probablemente no se inicia hasta que Lorentz postuló en 1895 la existencia de cargas discretas denominadas electrones. Thompson halló experimentalmente su existencia dos años más tarde y Millikan midió con precisión la carga del electrón ya entrado el siglo XX. Hasta principios de este siglo, la Electrónica no empezó a tomar cariz tecnológico. En 1904, Fleming inventó el diodo que denominó válvula el cual consistía en un filamento caliente, emisor de electrones, situado en el vacío a una corta distancia de una placa. En función de la tensión positiva o negativa de la placa, se producía paso de corriente en una dirección. Esta válvula se empleó como detector de señales inalámbricas y vino a sustituir a los detectores de galena utilizados hasta ese momento, que eran de difícil construcción y precisaban de continuos ajustes manuales.

Quizá el acontecimiento más importante en la historia primitiva de la electrónica tuvo lugar en 1906 cuando De Forest interpuso un tercer electrodo (rejilla) en una válvula de Fleming creando el tubo tríodo denominado audión. En este dispositivo, la aplicación de una pequeña tensión a la rejilla produce una alta variación de la tensión de la placa; por consiguiente, el audión fue el primer amplificador de la historia. No obstante, se necesitaron varios años para avanzar en el problema de emisión termoiónica con objeto de conseguir un elemento electrónico seguro.

El desarrollo de la electrónica en ésta época está ligado al desarrollo de la radio. Basados en tubos de vacío se construyen diferentes tipos de circuitos con aplicación en las comunicaciones por radio. Con diodos y tríodos fueron diseñados los amplificadores en cascada, amplificadores regenerativos, osciladores, el receptor heterodino, entre otros. Este desarrollo de la electrónica permitió fundar la primera emisora de radiodifusión, KDKA, construida en 1920 por la Westinghouse Electric Corporation; en 1924, ya había 500 estaciones de radio en Estados Unidos. La evolución del tríodo dio lugar a técnicas de calentamiento indirecto del cátodo y a la introducción de los tetrodos, pentodos y las ampollas de vidrio en miniatura. En 1938 se encuentra disponible el primer receptor en FM después que Armstrong en 1933 desarrolló la modulación en frecuencia. La televisión en blanco y negro surgió en 1930 y la de color alrededor de la mitad de este siglo.

La verdadera revolución tecnológica de la Electrónica surge con la invención de los dispositivos basados en semiconductores, y más en concreto, con la invención del transistor. Los primeros trabajos sobre semiconductores fueron comenzados por Hall en 1879 sobre el efecto que lleva su nombre. Los primeros rectificadores de unión metal-semiconductor se estudian entre 1920 y 1930, y es en 1938 cuando Shottky y Mott realizan separadamente un estudio sistemático sobre las propiedades de estos dispositivos, proponiendo la primera teoría del espacio de carga. En esta época, se realizan muchos estudios sobre semiconductores y se perfeccionan las técnicas de

crecimiento de cristales. En 1943, se obtiene la primera unión P-N sobre cristal único de silicio.

En 1947, se presionaron dos sondas de hilo de oro próximas entre sí sobre una superficie de un cristal de germanio. Brattain y Bardeen se dieron cuenta que era un dispositivo amplificador naciendo así el primer amplificador de estado sólido (en forma de transistor de contacto). Sin embargo, era un transistor deficiente, de poca amplitud de banda y mucho ruido, donde además los parámetros diferían ampliamente de uno a otro dispositivo. Shockley propuso el transistor de unión para mejorar las características del transistor de punta de contacto, y completó su teoría de funcionamiento. El nuevo dispositivo tenía portadores de ambas polaridades operando simultáneamente: eran dispositivos bipolares. En 1956, Bardeen, Brattain y Shockley recibieron el premio Nobel de física por sus investigaciones.


El transistor no podía ser eficiente hasta que no se dispusiese de cristales simples extraordinariamente puros. Bell Laboratories lograron formar cristales simples de germanio y silicio con impurezas muy por debajo de una parte en mil millones, y a partir de aquí, fue posible controlar el proceso de dopado de los semiconductores. Los primeros transistores de crecimiento fueron construidos en 1950, y un año después, ya se fabricaban comercialmente por RCA, Westinghouse, General Electric y Western Electric. En esta época, los componentes de estado sólido desplazaron virtualmente a las válvulas en casi todas las aplicaciones, tanto militares como comerciales.

La idea inicial de construir un circuito completo de estado sólido en un bloque semiconductor fue propuesta por Dummer en 1952. No obstante, en 1958 Kilby, poco después de incorporarse a la Texas Instrument, concibió la idea de un monolítico, es decir, construir un circuito completo en germanio o silicio. El primer circuito integrado fue un oscilador por rotación de fase que se construyó empleando como material base el germanio, y sobre él, se formaban resistencias, condensadores y transistores, utilizando cables de oro para unir estos componentes. Simultáneamente, Noyce, de Fairchild Semiconductor, tuvo también la idea de un circuito monolítico en el que aisló mediante diodos p-n los distintos dispositivos, desarrolló la fabricación de resistencias e interconectó los diferentes dispositivos mediante metal vaporizado. No obstante, el primer transistor de difusión moderno fue creado por Hoerni de Fairchild en 1958 empleando técnicas fotolitográficas y utilizando los procesos de difusión antes desarrollados por Noyce y Moore. La clave de la fabricación de circuitos integrados reside en el transistor planar y la posibilidad de fabricación en masa. En 1961, Fairchild y Texas Instrument introdujeron comercialmente los circuitos integrados.

Otro dispositivo que intervino en el avance espectacular de la Electrónica, aunque su desarrollo fue posterior al del transistor debido a problemas tecnológicos, es el transistor de efecto de campo. Antes de la invención de este transistor, numerosos investigadores ya habían estudiado la variación de conductividad de un sólido debido a la aplicación de un campo eléctrico. El transistor de unión de efecto de campo fue propuesto por Shockley en 1951, aunque problemas tecnológicos para lograr una superficie estable retrasaron su realización física. Estos problemas fueron solucionados al desarrollarse el proceso planar y la pasivación de la superficie con óxido de silicio (SiO_2). En 1960, Kahng y Atalla, de Bell Laboratories, anunciaron el primer transistor de efecto de campo de puerta aislada. En 1962, Hofstein y Heiman emplearon la nueva tecnología MOS para fabricar un circuito integrado con más de mil elementos activos. El nuevo dispositivo MOS presentaba diversas ventajas sobre transistores bipolares y sentaba la base para el desarrollo de la alta escala de integración.

Las técnicas de integración de circuitos se beneficiaron de los avances tecnológicos. Los procesos de implantación iónica y litografía permitieron realizar líneas de conexión en la oblea de silicio con anchuras del orden de micras. Además, el avance en las tecnologías de integración introdujeron los circuitos PMOS y CMOS,

con unas características de tiempos de propagación y potencia consumida cada vez mejores. La eficiencia, velocidad y producción han mejorado continuamente en los transistores de unión y efecto de campo, a la vez que el tamaño y el costo se ha reducido considerablemente. En poco tiempo, se pasó de construir elementos discretos a sistemas integrados con más de un millón de transistores en una sola pastilla. La evolución ha sido espectacular: así, en 1951 se fabricaron los primeros transistores discretos, en 1960 se construyeron los primeros circuitos monolíticos con 100 componentes, en 1966 estos circuitos alcanzaron 1000 componentes, en 1969 se llegó a 10000, y actualmente se están fabricando circuitos integrados con varios millones de transistores.



Microfotografía de un circuito integrado

En un principio, los circuitos desarrollados para aplicaciones de comunicación utilizando tubos de vacío, fueron construidos con transistores discretos. Sin embargo, los investigadores de los años 60 se dieron cuenta que estos mismos circuitos no eran transplantables directamente a circuitos integrados y que era preciso diseñar estructuras nuevas. Esto potenció el desarrollo de nuevas estructuras tales como las fuentes de polarización desarrolladas por Widlar y a la introducción del primer amplificador operacional comercial ($\mu A702$). En 1968, los laboratorios de Fairchild presentan el popular amplificador operacional compensado internamente $\mu A741$. Otros circuitos analógicos de esta época son los comparadores, reguladores de tensión, los PLL monolíticos, convertidores analógica-digital, etc...

La revolución microelectrónica introdujo una nueva industria: la computación. Esta industria surgió por la gran expansión que se produce en el campo de la electrónica digital. En 1960, Noyce y Norman introdujeron la primera familia lógica semiconductor, lógica resistencia-transistor (RTL), que sirvió de base para la construcción de los primeros circuitos integrados digitales. Seguidamente, en 1961, apareció la familia de acoplo directo (DCTL), y un año más tarde la lógica diodo transistor (DTL). En 1964, Texas Instrument presenta la lógica transistor-transistor (TTL), y la serie de circuitos integrados digitales 54/74 que han permanecido activos hasta hace poco. Motorola, en 1962 introduce la lógica de emisores acoplados (ECL) de alta velocidad y en 1968 con ésta misma lógica logra tiempos de retraso del orden del nanosegundo. En contrapartida, en 1970 se lanza la serie TTL en tecnología Shottky y en 1975 aparece la serie TTL Shottky de baja potencia con tiempos de retraso muy

próximos a la ECL. En 1972, apareció la familia lógica de inyección integrada (IIL) cuya principal característica es su alta densidad de empaquetamiento.

La electrónica digital tiene su máxima expansión con las familias lógicas basadas en el transistor MOS, debido a que su proceso de fabricación es más sencillo, permite mayor escala de integración y los consumos de potencia son más reducidos. Estas características ha dado lugar que la tecnología MOS desplace a la bipolar en la mayor parte de las aplicaciones. El proceso de miniaturización en tecnología MOS se encuentra por debajo de 1 micra aproximándose rápidamente a su límite físico. Esto ha permitido que se puedan realizar circuitos integrados que incorporan millones de dispositivos.


En la década de los ochenta se introducen los circuitos digitales BiCMOS que ofrecen conjuntamente el bajo consumo de la tecnología CMOS y la velocidad de las familias bipolares a costa de una mayor complejidad y coste del proceso de fabricación. También se desarrollan circuitos de alta velocidad basados en el GaAs con retrasos del orden de decenas de picosegundos. Existen muchas expectativas en el desarrollo de esta tecnología aunque problemas de fabricación no permiten actualmente alcanzar la escala de integración que se logra con el silicio.

Paralelamente, se desarrollan teorías matemáticas para análisis y diseño de sistemas electrónicos. Particularmente, el espectacular desarrollo de las computadoras digitales se debe en gran parte a los avances conseguidos en la Teoría de Conmutación, que establece modelos matemáticos para los circuitos digitales, transformando los problemas de diseño y verificación en técnicas matemáticas muy algoritmizadas e independientes en gran medida de los dispositivos físicos. El desarrollo de la Teoría de Conmutación puede decirse que empieza con los trabajos de Shannon en 1938, en los que aplica el álgebra de Boole al análisis de circuitos relevadores. El álgebra de Boole fue desarrollado en 1854 como una concreción matemática de las leyes de la lógica de predicados estudiada por los filósofos de la época. La Teoría de Conmutación se extiende principalmente a circuitos combinatoriales hasta que, a mediados de la década de los cincuenta, los trabajos de Huffman y de Moore desarrollan la teoría de los circuitos secuenciales. El carácter algorítmico de las técnicas de diseño las hace especialmente aptas para su resolución mediante computador, con lo que éste se convierte así en herramienta básica para el desarrollo de sistemas digitales en general y de nuevos computadores más potentes y sofisticados en particular.

El más significativo avance de la electrónica digital es la introducción en 1971 del microprocesador, debido a la necesidad de producir un circuito estándar de propósito general y gran flexibilidad que sirviera para las calculadoras y fuera apto a otras muchas aplicaciones. En 1971, Intel introdujo en el mercado el microprocesador de cuatro bits conocido como el modelo 4004. Era una CPU completa monolítica con 45 instrucciones en tecnología PMOS con 2300 transistores. El éxito del procesador fue inmediato y su amplia difusión supusieron el comienzo de una auténtica revolución industrial. Dos años posteriores a la presentación del primer procesador, Intel desarrolla el microprocesador de 8 bits 8008 con una velocidad de 50000 instrucciones por segundo. Este continuo desarrollo de los microprocesadores ha permitido en la actualidad construir procesadores de 32 bits con altas velocidades de procesado. La evolución de los microprocesadores es actualmente muy rápida, con creciente implantación en los procesos de automatización industrial, robótica, instrumentación inteligente, y en los elementos de sociedad de consumo, automóviles, electrodomésticos, etc. La introducción de microprocesadores más potentes ha marcado un rápido desarrollo de los microcomputadores y ordenadores personales, y su implantación es cada vez más importante en el ámbito de automatización de oficinas, comunicaciones y redes informáticas.

Principales fabricantes de componentes y sistemas electrónicos

El propio proceso de automatización que ha permitido desarrollar el microprocesador, alcanza a la propia tecnología de los circuitos integrados. A partir de la década de los 80, las propias industrias dedicadas a la fabricación de circuitos integrados ofrecen la posibilidad de que los clientes diseñen sus prototipos. Es decir, con un soporte CAD adecuado, los diseñadores pueden acceder al diseño y verificación de sus propios circuitos, tarea reservada hasta entonces a unos pocos especialistas. Esto ha permitido que el diseño de circuitos integrados haya sido introducido en la Universidad surgiendo asignaturas y especialidades dedicadas exclusivamente a este tema. Sin embargo, la enorme complejidad de las circuitos integrados requiere cada vez herramientas de simulación y test más sofisticadas en todos los niveles de diseño. Han surgido técnicas de diseño estructurado (diseño para testabilidad) que imponen restricciones en la libertad del diseño como la única manera de simplificar la complejidad de los circuitos, y que constituyen una de las líneas de investigación donde más esfuerzo se está realizando tanto a nivel universitario como a nivel industrial.



Pentium P6 (chip derecha) y memoria caché (chip izquierda)

Acopian Power Supplies	http://www.acopian.com
Actel Corporation	http://www.actel.com
Advanced Micro Devices (AMD)	http://www.amd.com
Advanced Power Technology	http://www.advancedpower.com
Advanced RISC Machines Inc.	http://www.arm.com
AKM Ssemiconductor Inc.	http://www.akm.com
Allegro	http://www.allegromicro.com
Altera	http://www.altera.com/
Analog Devices	http://www.analog.com
Atmel	http://www.atmel.com
Burr-Brown	http://www.burr-brown.com
California Micro Devices	http://www.camd.com
Central Semiconductor Cop.	http://www.centralsemi.com
CP Clare Corp.	http://www.cpclare.com
Crydom	http://www.crydom.com
Cypress Semiconductor	http://www.cypress.com
Dallas Semiconductor	http://www.dalsemi.com
Datel	http://www.datel.com
Elantec	http://www.elantec.com
Ericsson	http://www.ericsson.com
Exar	http://www.exar.com
Fairchild Semiconductor	http://www.fairchildsemi.com
General Semiconductor	http://www.gensemi.com
Harris Semiconductor	http://www.semi.harris.com
Hewlett Packard	http://www.hp.com
Hitachi	http://www.halsp.hitachi.com
IDT	http://www.idt.com
Infineon Technologies Corp.	http://www.infineon.com
Intel	http://www.intel.com
International Rectifier	http://www.irf.com
ITT semiconductors	http://www.intermetall.de
Lattice	http://www.latticesemi.com
Linear Technology	http://www.linear-tech.com
Linfinity	http://www.linfinity.com
Lucent Technologies	http://www.lucent.com
Maxim	http://www.maxim-ic.com
Micrel Semiconductor	http://www.micrel.com
Microsemi	http://www.microsemi.com
Mitsubishi Semiconductors	http://www.mitsubishichips.com
Mitel Semiconductor	http://www.semicon.mitel.com
Miteq	http://www.miteq.com
Motorola	http://www.mot-sps.com
National Semiconductor	http://www.nsc.com
NEC	http://www.nec.com
Oki semiconductors	http://www.okisemi.com
Ohmite	http://www.ohmite.com
Philips semiconductors	http://www.semiconductors.philips.com
Power Innovations	http://www.powinv.com
Quality Semiconductor, Inc.	http://www.qualitysemi.com
Recton	http://www.rectron.com
RFM	http://www.rfm.com
RFMD	http://www.rfmd.com
RICOH	http://www.ricoh.co.jp/LSI/english
Lessey Semiconductors Inc.	http://www.gpsemi.com
Samsung Semiconductor	http://www.samsung.com
Sanrex	http://www.sanrex.com
SEI	http://www.sei-europe.com
Seiko	http://www.seiko.com
Semikron	http://www.semikron.com
Semitron	http://www.semitron.com
SGS-Thomson Microelectronics	http://www.st.com
Sharp	http://www.sharp.co.jp
Siemens semiconductors	http://www.siemens.de

Sony

<http://www.sony.com>

Sony Electronics

<http://www.sony.co.jp>

Ssi1

<http://www.ssi1.com>

Standard Microsystems (SMC)

<http://www.smc.com>

Supertex

<http://www.supertex.com>

Telcom

<http://www.telcom-semi.com>

Temic Seiconductors

<http://www.temic-semi.com>

Texas Instruments

<http://www.ti.com>

Toshiba Semiconductor

<http://www.toshiba.com/>

Unitrode

<http://www.unitrode.com>

Vishay

<http://www.vishay.com>

Westcode

<http://www.westcode.com>

Xicor, Inc.

<http://www.xicor.com>

Xilinx, Inc

<http://www.xilinx.com>

Zilog

<http://www.zilog.com>

TEMA 1

Características del transistor bipolar y FET: Polarización

1.1.- Introducción

El transistor es un dispositivo que ha originado una evolución en el campo electrónico. En este tema se introducen las principales características básicas del transistor bipolar y FET y se estudian los modelos básicos de estos dispositivos y su utilización en el análisis los circuitos de polarización. Polarizar un transistor es una condición previa a muchas aplicaciones lineales y no-lineales ya que establece las corrientes y tensiones en continua que van a circular por el dispositivo.




Figura 1.1. Símbolos y sentidos de referencia para un transistor bipolar a) NPN y b) PNP.

1.2.- Corrientes en un transistor de unión o BJT

Un transistor bipolar de unión está formado por dos uniones pn en contraposición. Físicamente, el transistor está constituido por tres regiones semiconductoras -emisor, base y colector- siendo la región de base muy delgada (< 1µm). El modo normal de hacer operar a un transistor es en la zona directa. En esta zona, los sentidos de las corrientes y tensiones en los terminales del transistor se muestran en la figura 1.1.a para un transistor NPN y en la figura 1.1.b a un PNP. En ambos casos se verifica que

$$I_E = I_B + I_C \tag{1.1}$$

y

$$\begin{cases} V_{CE} = V_{CB} + V_{BE} & \text{en transistores NPN} \\ V_{EC} = V_{EB} + V_{BC} & \text{en transistores PNP} \end{cases} \tag{1.2}$$

Ebers y Moll desarrollaron un modelo que relacionaba las corrientes con las tensiones en los terminales del transistor. Este modelo, conocido como modelo de Ebers-Moll, establece las siguientes ecuaciones generales que,

para un transistor NPN, son:

$$\begin{aligned}
 I_E &= I_{ES} \left(e^{V_{BE}/V_T} - 1 \right) - \left(\alpha I_{CS} \left(e^{V_{BC}/V_T} - 1 \right) \right) \\
 I_C &= \left(\alpha I_{ES} \left(e^{V_{BE}/V_T} - 1 \right) \right) - I_{CS} \left(e^{V_{BC}/V_T} - 1 \right)
 \end{aligned}
 \tag{1.3}$$

donde I_{ES} y I_{CS} representan las corrientes de saturación para las uniones emisor y colector, respectivamente, α el factor de defecto y α la fracción de inyección de portadores minoritarios. En un transistor bipolar PNP, las ecuaciones de Ebers-Moll son:

$$\begin{aligned}
 I_E &= I_{ES} \left(e^{V_{EB}/V_T} - 1 \right) - \left(\alpha I_{CS} \left(e^{V_{CB}/V_T} - 1 \right) \right) \\
 I_C &= \left(\alpha I_{ES} \left(e^{V_{EB}/V_T} - 1 \right) \right) - I_{CS} \left(e^{V_{CB}/V_T} - 1 \right)
 \end{aligned}
 \tag{1.4}$$

Para un transistor ideal, los anteriores cuatro parámetros están relacionados mediante el teorema de reciprocidad

$$\alpha I_{ES} = \alpha I_{CS}
 \tag{1.5}$$

Valores típicos de estos parámetros son: $\alpha=0.99$, $\alpha=0.66$, $I_{ES}=10^{-15}A$ y $I_{CS}=10^{-15}A$.




Figura 1.2. Zonas de operación de un transistor en la región directa.

Unión de emisor	Unión colector	Modo de operación
Directa	Inversa	Activa directa
Inversa	Directa	Activa inversa
Inversa	Inversa	Corte
Directa	Directa	Saturación

Tabla 1.1. Principales modos de operación de un transistor bipolar.

1.3.- Modos de operación de un transistor bipolar

En general, los transistores bipolares de circuitos analógicos lineales están operando en la región activa directa. En esta región existe cuatro zonas de operación definidas por el estado de las uniones del transistor

(Tabla 1.1): saturación, lineal, corte y ruptura; estas zonas se indican claramente en la figura 1.2 que representa las zonas de operación de un transistor. A continuación se describe las características del transistor en estos modos de operación considerando el transistor NPN únicamente; similar resultado puede ser aplicado a transistores PNP.

• **Región activa lineal**

En la región activa lineal, la unión emisor-base está directamente polarizada y la unión base-colector inversamente polarizada; la V_{BE} está comprendida entre 0.4 V y 0.8 V (valor típico de 0.7 V) y la $V_{BC} > 100\text{mV}$. En estas condiciones, las ecuaciones de Ebers-Moll se pueden aproximar a

$$\begin{aligned} I_E &= I_{ES} e^{V_{BE}/V_T} + \langle R \rangle I_{CS} \\ I_C &= \langle F \rangle I_{ES} e^{V_{BE}/V_T} + I_{CS} \end{aligned} \quad (1.6)$$

Operando con estas ecuaciones, se obtiene una relación entre ambas intensidades de forma que

$$I_C = \langle F \rangle I_E + I_{CO} \quad (1.7)$$

donde

$$I_{CO} = I_{CS} (1 - \langle F \rangle \langle R \rangle) \quad (1.8)$$

Sustituyendo la ecuación 1.1 en 1.7, resulta

$$I_C = \langle \beta_F \rangle I_B + (\langle \beta_F \rangle + 1) I_{CO} \quad (1.9)$$

siendo

$$\langle \beta_F \rangle = \frac{\langle F \rangle}{1 - \langle F \rangle \langle R \rangle} \quad (1.10)$$

β_F , es la ganancia en corriente en continua del transistor que en las hojas de características del fabricante se representa por h_{FE} . Este parámetro es muy importante en un transistor de unión y define la relación entre las corrientes de colector y base. Al ser I_{CO} una corriente muy baja, el segundo término de la ecuación (1.9) puede ser despreciado frente al primero. Como resultado, se obtiene una relación muy utilizada para analizar transistores que operen en esta región

$$\langle \beta_F \rangle = h_{FE} \approx H \frac{I_C}{I_B} \quad (1.11)$$

La ecuación (1.11) indica que en la región activa lineal la relación entre las corrientes de colector y base es constante. Sin embargo, en la práctica la h_{FE} de los transistores varía hasta en un 500% debido principalmente a tres factores:

1) Proceso de fabricación. Los transistores sufren variaciones en el proceso de fabricación que modifican sus características. El fabricante asigna un valor típico (*typ*) a ese transistor con un rango de valores comprendido entre un máximo (*max*) y un mínimo (*min*). Por ejemplo, el BC547B tiene, para una $I_C=2\text{mA}$, una $h_{FE}(\text{min})=200$, $h_{FE}(\text{typ})=290$ y $h_{FE}(\text{max})=450$.

2) Corriente de colector. La h_{FE} varía también con la corriente de colector. El fabricante proporciona curvas de características que permiten obtener la h_{FE} para diferentes I_C . En la figura 1.3 se muestra una de estas curvas




Figura 1.3. Variación de h_{FE} con I_C .




Figura 1.4. Variación de h_{FE} con la temperatura.

que incluye el valor típico de la h_{FE} con un rango de valores máximo y mínimo.

3) Temperatura. La dependencia de la h_{FE} con la temperatura se puede observar en las gráficas que proporciona el fabricante para tal fin. En la figura 1.4 se describe diferentes curvas normalizadas a 25° de h_{FE} para temperaturas de -55°C y 175°C.

• Región de corte

En la región de corte las uniones de emisor y colector están polarizadas en inversa; la V_{BE} y la V_{BC} tienen tensiones inferiores a 100mV. En estas condiciones, las ecuaciones de Ebers-Moll pueden ser simplificadas a:

$$\begin{aligned} I_E &= I_{ES} + \langle R \rangle I_{CS} \\ I_C &= \langle F \rangle I_{ES} + I_{CS} \end{aligned} \quad (1.12)$$

Estas corrientes son extremadamente bajas y pueden ser despreciadas; a efectos prácticos se puede considerar al transistor como si no existiese. Sin embargo, en muchos circuitos resulta interesante establecer cuando se dan las condiciones de conducción de un transistor, es decir, fijar la frontera entre la región de corte y lineal. Esta frontera no es clara y el transistor pasa de una región a otra de una manera gradual. Es decir, el transistor está en la región lineal cuando tiene corrientes significativas en sus terminales y está




Figura 1.5. Curva de I_C con V_{BE} .

en corte cuando esas corrientes son muy bajas. Normalmente, se asigna una V_{BE} umbral (V_{BE0}) a partir de la cual las corrientes tienen un valor suficientemente alto; esta V_{BE0} suele estar comprendida entre 0.4 y 0.5 V. En la figura 1.5 se muestra gráficamente la relación entre la V_{BE} y la I_C en donde se puede observar como por debajo de 0.58 V (typ) la corriente de colector es de bajo valor ($<100\mu$)

• **Región de saturación**

En la región de saturación las uniones de emisor y colector están polarizadas en directa; la V_{BE} y la V_{BC} tienen tensiones superiores 100mV. En estas condiciones, las ecuaciones de Ebers-Moll quedan reducidas a

$$\begin{aligned} I_E &= I_{ES} e^{V_{BE}/V_T} - \beta_R I_{CS} e^{V_{BC}/V_T} \\ I_C &= \beta_F I_{ES} e^{V_{BE}/V_T} - I_{CS} e^{V_{BC}/V_T} \end{aligned} \tag{1.13}$$

La caída de tensión entre el colector y emisor es muy baja debido a que ambas uniones pn se encuentran directamente polarizadas. De esta manera, se verifica que

$$V_{CE(sat)} = V_{BE(sat)} - V_{BC(sat)} \tag{1.14}$$

siendo, de 1.13,

$$\begin{aligned} V_{CE(sat)} &= V_T \ln \left[\frac{1 + \frac{I_C}{I_B} \frac{1}{\beta_R}}{1 + \frac{I_C}{I_B} \frac{1}{\beta_F}} \right] \\ V_{BE(sat)} &= V_T \ln \left[\frac{I_B + I_C (1 + \frac{1}{\beta_R})}{I_{ES} (1 + \frac{1}{\beta_F})} \right] \\ V_{BC(sat)} &= V_T \ln \left[\frac{I_C (1 + \frac{1}{\beta_R})}{I_{CS} (1 + \frac{1}{\beta_F})} \right] \end{aligned} \tag{1.15}$$

Los valores típicos de la $V_{CE(sat)}$ están próximos a 0.1 o 0.2 V y la $V_{BE(sat)}$ es ligeramente superior a la de la región lineal (H0.8 V). El transistor está operando con una relación $\beta_{F(sat)} = I_C/I_B$ variable e inferior a la β_F de la región lineal. En la figura 1.6 aparece una curva típica que proporciona el fabricante relacionando la $V_{CE(sat)}$ con la I_C realizada con una $\beta_{F(sat)} = 20$. La $V_{CE(sat)}$ está comprendida entre 70mV y 200mV, y por ello, en muchos circuitos se considera prácticamente 0 V. En esta región el transistor se comporta de una manera no lineal.




Figura 1.6. Curva de $V_{CE(sat)}$ con I_C .

• **Región de ruptura**

Las tensiones máximas que pueden soportar las uniones pn inversamente polarizadas se denominan tensiones de ruptura. Cuando se alcanza estas tensiones existe peligro de ruptura del transistor debido a dos fenómenos: ruptura por avalancha y ruptura por perforación. El fabricante proporciona dos tensiones máximas (V_{CEO} , V_{CES}) que limitan de alguna manera las tensiones máximas de polarización en continua los transistores. La V_{CEO} define la tensión máxima entre el colector y emisor, estando la base en circuito abierto, antes de que se produzca fenómenos de multiplicación de avalancha que incrementa exponencialmente la I_{CO} a través de la unión

de colector. La V_{CES} define la tensión máxima del colector, estando la base en cortocircuitada al emisor, antes de que la anchura de la región de transición alcance el emisor perforando la región de base. Gráficamente, en la figura 1.7 se muestra la definición de ambas tensiones. Por ejemplo, el transistor BC547 tiene $V_{CES}=50$ V y $V_{CEO}=45$ V, y son éstas tensiones las que limitan las propias tensiones máximas de alimentación.



Figura 1.7. Definición de V_{CEO} y V_{CES} .

• Zona inversa

En la región inversa los terminales colector y emisor se intercambian, es decir, el emisor hace la función de colector y viceversa. Las curvas eléctricas son muy similares a las indicadas en la figura 1.2 aunque las prestaciones del transistor sufren una gran disminución al carecer de simetría; el colector está menos dopado y tiene mayor tamaño que el emisor. El efecto más importante es la disminución de la ganancia en corriente en continua que pasa a tener valores altos (p.e., $\beta_F=200$) en la región directa lineal a valores bajos (p.e., $\beta_I=2$) en la región inversa lineal.

1.4- Concepto de punto de trabajo y recta de carga estática

El transistor bipolar que opera en la región lineal tiene unas características eléctricas lineales que son utilizadas para amplificación. En estos circuitos, las señales de entrada son amplificadas a la salida y, por consiguiente, hay un aporte de energía realizado a través de fuentes de tensión externas denominadas fuentes de alimentación o fuentes de polarización. Las fuentes de alimentación cubren dos objetivos: proporcionar las corrientes y tensiones en continua necesarias para que el transistor opere en la región lineal y suministrar energía al transistor de la que parte de ella va a ser convertida en potencia (amplificación). Los valores de corrientes y tensiones en continua en los terminales de un transistor se denomina *punto de trabajo* y se suele expresar por la letra Q (*Quiescent operating point*).

En transistor del circuito de la figura 1.8.a está polarizado con dos resistencias y una fuente de tensión en continua V_{CC} . En este circuito se verifica que

$$I_B = \frac{V_{CC} - V_{BE}}{R_B} \quad (1.16)$$

Si suponemos que el transistor se encuentra en la región directa lineal, entonces se puede relacionar las intensidades de base y colector a través de la h_{FE} y asignar una tensión base-emisor típica de 0.7 V. El cálculo de las tensiones e intensidades del transistor proporciona su punto de trabajo Q. Para este circuito, Q viene definido por las siguientes ecuaciones:

$$\begin{cases} I_{BQ} = \frac{V_{CC} - 0.7V}{R_B} \\ I_{CQ} = h_{FE} I_{BQ} \\ V_{CEQ} = V_{CC} - I_{CQ} R_C \end{cases} \quad (1.17)$$




Figura 1.8. a) Circuito de polarización; b) Representación gráfica del punto de trabajo Q.

En la figura 1.8.b se muestra la representación gráfica del punto de trabajo Q del transistor, especificado a través de tres parámetros: I_{CQ} , I_{BQ} y la V_{CEQ} . Este punto se encuentra localizado dentro de una recta denominada recta de carga estática: si Q se encuentra en el límite superior de la recta el transistor estará saturado, en el límite inferior en corte y en los puntos intermedios en la región lineal. Esta recta se obtiene a través de la ecuación del circuito que relaciona la I_C con la V_{CE} que, representada en las curvas características del transistor de la figura 1.8.b, corresponde a una recta. La tercera ecuación de (1.17) define la recta de carga obtenida al aplicar KVL al circuito de polarización, de forma que

$$V_{CC} = V_{CE} + I_C R_C \quad (1.18)$$

Para dibujar esta recta de una manera sencilla en el plano (V_{CE}, I_C) del transistor se selecciona dos puntos: a) $V_{CE}=0$, entonces $I_C=V_{CC}/R_C$; b) $I_C=0$, entonces $V_{CE}=V_{CC}$. Estos puntos se pueden identificar en la figura 1.8.b y representan los cortes de la recta de carga estática con los ejes de coordenadas.

Una de las primeras decisiones relacionadas con la polarización de un transistor es seleccionar la situación del punto Q. La selección más práctica es situarle en la mitad de la recta de carga estática para que la corriente de colector sea la mitad de su valor máximo, condición conocida como excursión máxima simétrica. Evidentemente esta es una condición de diseño que asegurará el máximo margen del punto Q a incrementos de cualquier signo de la intensidad de colector. Sin embargo, hay muchas otras condiciones de operación del transistor que exige un desplazamiento de Q en uno u otro sentido. En estos casos la situación del punto Q estará definida por las diferentes restricciones.

1.4.1- Potencia de disipación estática máxima (P_{CMAX})

Un transistor de unión polarizado tiene unas tensiones y corrientes en sus terminales que le hacen disipar energía. Esta potencia de disipación se puede obtener aplicando la definición de potencia absorbida por un elemento tri-terminal, que en caso del transistor, se expresa como

$$P_C = I_B V_{BE} + I_C V_{CE} \quad (1.19)$$

Debido a que generalmente la $I_B \ll I_C$ y la $V_{BE} \ll V_{CE}$, el primer término de esta ecuación es despreciable frente al segundo, resultando que

$$P_C \approx I_C V_{CE} \quad (1.20)$$

Esta ecuación representa a una hipérbola en el plano (V_{CE} , I_C) de las curvas características del transistor. El fabricante proporciona como dato la potencia de disipación máxima de un transistor; como ejemplo, el BC547 tiene una $P_{CMAX}=500\text{mW}$. En la figura 1.8.b se representa la hipérbola de potencia máxima de un transistor. Es preciso que el punto del trabajo Q esté por debajo de esa curva ya que sino el transistor se dañaría por efecto Joule.

1.5.- Circuitos de polarización de transistores bipolares

La selección del punto de trabajo Q de un transistor se realiza a través de diferentes circuitos de polarización que fijen sus tensiones y corrientes. En la siguiente hoja, la figura 1.9 incluye con los circuitos de polarización más típicos basados en resistencias y fuentes de alimentación; además, se indican las ecuaciones que permiten obtener el punto de trabajo de los transistores. Estos circuitos presentan diferencias en algunos casos importantes. Por ejemplo, el circuito de la figura 1.8.a es poco recomendable por carecer de estabilidad; bajo ciertas condiciones se puede producir deriva térmica que autodestruye el transistor. La polarización de corriente de base de la figura 1.9 es mucho más estable aunque el que más se utiliza con componentes discretos es el circuito de autopolarización. La polarización de colector-base asegura que el transistor nunca entra en saturación al mantener su tensión colector-base positiva.

1.6- Transistores de efecto de campo


Los transistores de efecto de campo o FET (*Field Electric Transistor*) son particularmente interesantes en circuitos integrados y pueden ser de dos tipos: transistor de efecto de campo de unión o JFET y transistor de efecto de campo metal-óxido semiconductor (MOSFET). Son dispositivos controlados por tensión con una alta impedancia de entrada ($10^{12}\Omega$). Ambos dispositivos se utilizan en circuitos digitales y analógicos como amplificador o como conmutador. Sus características eléctricas son similares aunque su tecnología y estructura física son totalmente diferentes.

Ventajas del FET:

- 1) Son dispositivos controlados por tensión con una impedancia de entrada muy elevada (10^7 a $10^{12}\Omega$).
- 2) Los FET generan un nivel de ruido menor que los BJT.
- 3) Los FET son más estables con la temperatura que los BJT.
- 4) Los FET son más fáciles de fabricar que los BJT pues precisan menos pasos y permiten integrar más dispositivos en un CI.
- 5) Los FET se comportan como resistencias controlados por tensión para valores pequeños de tensión drenaje-fuente.
- 6) La alta impedancia de entrada de los FET les permite retener carga el tiempo suficiente para permitir

CIRCUITOS DE POLARIZACION DE TRANSISTORES DE UNION

Polarización de corriente de base




$$\left. \begin{aligned} I_B &= \frac{V_{CC} - V_{BE}}{R_B + (1 + h_{FE})R_E} \\ I_C &= h_{FE} I_B \\ V_{CE} &= V_{CC} - I_C \left(R_C + \frac{1 + h_{FE}}{h_{FE}} R_E \right) \end{aligned} \right\}$$


Si $I_B \ll I_C$ ($h_{FE} \gg 1$)

$$\left. \begin{aligned} I_B &\approx \frac{V_{CC} - V_{BE}}{R_B + h_{FE} R_E} \\ V_{CE} &\approx V_{CC} - I_C (R_C + R_E) \end{aligned} \right\}$$


Polarización de tensión de base constante



$$\left. \begin{aligned} I_B &= \frac{V_{BB} - V_{BE}}{R_B + (1 + h_{FE})R_E} \\ V_{CE} &= V_{CC} - I_C \left(R_C + \frac{1 + h_{FE}}{h_{FE}} R_E \right) \end{aligned} \right\}$$



Autopolarización




Indénticas fórmulas al caso anterior, siendo

$$R_B = R_{B1} \parallel R_{B2} = \frac{R_{B1} R_{B2}}{R_{B1} + R_{B2}}$$

$$V_{BB} = \frac{R_{B2}}{R_{B1} + R_{B2}} V_{CC}$$

Polarización de colector-base



El transistor nunca entra en saturación

Figura 1.9. Algunos circuitos de polarización típicos con transistores bipolares.

su utilización como elementos de almacenamiento.

- 7) Los FET de potencia pueden disipar una potencia mayor y conmutar corrientes grandes.

Desventajas que limitan la utilización de los FET:

$$I_C = \frac{V_{CC} - V_{CE}}{R_B + (1 + h_{FE})(R_C + R_E)}$$

$$I_C = h_{FE} I_B$$

$$V_{CE} = I_C R_C + V_{BE}$$

- 1) Los FET presentan una respuesta en frecuencia pobre debido a la alta capacidad de entrada.
- 2) Los FET presentan una linealidad muy pobre, y en general son menos lineales que los BJT.
- 3) Los FET se pueden dañar debido a la electricidad estática.

En este apartado se estudiarán brevemente las características de ambos dispositivos orientadas principalmente a sus aplicaciones analógicas.

1.7.- Características eléctricas del JFET

El JFET de canal n está constituido por una barra de silicio de material semiconductor de tipo n con dos regiones (islas) de material tipo p situadas a ambos lados. Es un elemento tri-terminal cuyos terminales se denominan drenador (*drain*), fuente (*source*) y puerta (*gate*). En la figura 1.10.a se describe un esquema de un JFET de canal n, en la 1.10.b el símbolo de este dispositivo y en la 1.10.c el símbolo de un JFET de canal p.




Figura 1.10. a) JFET de canal n. b) Símbolo de un JFET de canal n. c) Símbolo de un JFET de canal p.

La polarización de un JFET exige que las uniones p-n estén inversamente polarizadas. En un JFET de canal n, o NJFET, la tensión de drenador debe ser mayor que la de la fuente para que exista un flujo de corriente a través de canal. Además, la puerta debe tener una tensión más negativa que la fuente para que la unión p-n se encuentre polarizado inversamente. Ambas polarizaciones se indican en la figura 1.11.




Figura 1.11. Características de un NJFET.

Las curvas de características eléctricas de un JFET son muy similares a las curvas de los transistores bipolares. Sin embargo, los JFET son dispositivos controlados por tensión a diferencia de los bipolares que son dispositivos controlados por corriente. Por ello, en el JFET intervienen como parámetros: I_D (intensidad *drain* o

drenador a *source* o fuente), V_{GS} (tensión *gate* o puerta a *source* o fuente) y V_{DS} (tensión *drain* o drenador a *source* o fuente). Se definen cuatro regiones básicas de operación: corte, lineal, saturación y ruptura. A continuación se realiza una descripción breve de cada una de estas regiones para el caso de un NJFET.

• **Región de corte**

En esta región la intensidad entre drenador y fuente es nula ($I_D=0$). En este caso, la tensión entre puerta y fuente es suficientemente negativa que las zonas de inversión bloquean y estrangulan el canal cortando la corriente entre drenador y fuente. En las hojas técnicas se denomina a esta tensión como de estrangulamiento o *pinch-off* y se representa por $V_{GS(off)}$ o V_p . Por ejemplo, el BF245A tiene una $V_{GS(off)}=-2V$.

• **Región lineal**

En esta región, el JFET se comporta como *una resistencia no lineal* que es utilizada en muchas aplicaciones donde se precise una resistencia variable controlada por tensión. El fabricante proporciona curvas de resistencia drenador-fuente ($r_{ds(on)}$) para diferentes valores de V_{GS} tal como se muestra en la figura 1.12. En esta región el transistor JFET verifica las siguientes relaciones:

$$r_{DS(on)} = \frac{1}{I_D} \left\{ V_{DS} \left[\frac{2}{3} \left(\frac{V_{GS}}{|V_p|} \right)^{3/2} - \frac{V_{GS}}{|V_p|} \right] \right\} \quad (1.21)$$

$V_{GS} > V_p$
 $V_{GS} < V_p$




Figura 1.12. Resistencia drenador-fuente de un transistor NJFET en la región lineal.

• **Región de saturación**

En esta región, de similares características que un BJT en la región lineal, el JFET tiene unas características lineales que son utilizadas en amplificación. Se comporta como una fuente de intensidad controlado por la tensión V_{GS} cuya I_D es prácticamente independiente de la tensión V_{DS} . La ecuación que relaciona la I_D con la V_{GS} se conoce como ecuación cuadrática o ecuación de Schockley que viene dada por

$$I_D = I_{DSS} \left(\frac{V_{GS}}{V_p} \right)^2 \quad (1.22)$$

$V_{GS} > V_p$
 $V_{DS} \gg V_p$

donde V_p es la tensión de estrangulamiento y la I_{DSS} es la corriente de saturación. Esta corriente se define como el valor de I_D cuando $V_{GS}=0$, y esta característica es utilizada con frecuencia para obtener una fuente de corriente de valor constante (I_{DSS}). La ecuación 1.22 en el plano I_D y V_{GS} representa una parábola desplazada en V_p . Esta relación junto a las características del JFET de la figura 1.11 permiten obtener gráficamente el punto de trabajo Q del transistor en la región de saturación. La figura 1.13 muestra la representación gráfica de este punto

Q y la relación existente en ambas curvas las cuales permiten determinar el punto de polarización de un transistor utilizando métodos gráficos.




Figura 1.13. Curvas características de un JFET.

• Región de ruptura

Una tensión alta en los terminales del JFET puede producir ruptura por avalancha a través de la unión de puerta. Las especificaciones de los fabricantes indican la tensión de ruptura entre drenaje y fuente con la puerta cortocircuitada con la fuente; esta tensión se designa por BV_{DSS} y su valor está comprendido entre 20 y 50 V. Las tensiones de polarización nunca deben superar estos valores para evitar que el dispositivo se deteriore.

Por último, comentar las diferencias existentes entre un NJFET y PJFET. Las ecuaciones desarrolladas anteriormente para el JFET son válidas para el PJFET considerando el convenio de signos indicados en la tabla 1.2.

N-JFET	P-JFET
$V_{GS} < 0$	$V_{GS} > 0$
$V_{DS} > 0$	$V_{DS} < 0$
$I_D > 0$	$I_D < 0$
$V_p < 0$	$V_p > 0$

Tabla 1.2. Convenio de signos en las tensiones y corrientes de un NJFET y PJFET.

N M O S	Drenador	Drenador	Drenador	Drenador
	Puerta \blacktriangleright	Puerta \blacktriangleleft	Puerta	Puerta \blacktriangleleft Substrato
	Fuente	Fuente	Fuente	Fuente
P M O S	Drenador	Drenador	Drenador	Drenador
	Puerta \blacktriangleleft	Puerta \blacktriangleright	Puerta \circ	Puerta \blacktriangleright Substrato
	Fuente	Fuente	Fuente	Fuente

Figura 1.14. Símbolos de transistores NMOS y PMOS.

1.8. Transistores MOSFET

Los transistores MOSFET o Metal-Oxido-Semiconductor (MOS) son dispositivos de efecto de campo que utilizan un campo eléctrico para crear una canal de conducción. Son dispositivos más importantes que los JFET ya que la mayor parte de los circuitos integrados digitales se construyen con la tecnología MOS. Existen dos tipos de transistores MOS: MOSFET de canal N o NMOS y MOSFET de canal P o PMOS. A su vez, estos transistores pueden ser de acumulación (*enhancement*) o depleción (*deplexion*); en la actualidad los segundos están prácticamente en desuso y aquí únicamente serán descritos los MOS de acumulación también conocidos como de enriquecimiento. La figura 1.14 indica los diferentes símbolos utilizados para describir los transistores MOS.

En la figura 1.15 se describe la estructura física de un MOSFET de canal N con sus cuatro terminales: puerta, drenador fuente y sustrato; normalmente el sustrato se encuentra conectado a la fuente. La puerta, cuya dimensión es $W \cdot L$, está separado del sustrato por un dieléctrico (SiO_2) formando una estructura similar a las placas de un condensador. Al aplicar una tensión positiva en la puerta se induce cargas negativas (capa de inversión) en la superficie del sustrato y se crea un camino de conducción entre los terminales drenador y fuente. La tensión mínima para crear esa capa de inversión se denomina tensión umbral o tensión de *threshold* (V_T) y es un parámetro característico del transistor. Si la $V_{GS} < V_T$, la corriente de drenador-fuente es nula; valores típicos de esta tensión son de de 0.5 V a 3 V.




Figura 1.15. Estructura física de un transistor NMOS

Los transistores JFET y MOSFET tienen una estructura física muy diferente pero sus ecuaciones analíticas son muy similares. Por ello, en los transistores MOS se definen las mismas regiones de operación: corte, lineal, saturación y ruptura. En la figura 1.16 se muestran las curvas de características eléctricas de un transistor NMOS con las diferentes regiones de operación que son descritas brevemente a continuación.

• Región de corte

Se verifica que $V_{GS} < V_T$ y la corriente I_D es nula.

• Región lineal

El transistor se comporta como un elemento resistivo no lineal controlado por tensión. Verifica las siguientes ecuaciones:

$$I_D = \beta \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right] \quad (1.23)$$

$0 < V_{DS} < V_{GS} - V_T \text{ y } V_{GS} > V_T$

siendo

$$\beta = k \frac{W}{L} \quad (1.24)$$

un parámetro característico del MOS que depende de la tecnología a través de la constante k y del tamaño de la puerta del transistor (W la anchura y L la longitud).




Figura 1.16. Curvas de características de un NMOS.

• **Región saturación**

El transistor se comporta como una fuente de corriente controlada por la tensión V_{GS} . Verifica las siguientes ecuaciones:

$$I_D = \frac{\beta}{2} (V_{GS} - V_T)^2 \quad (1.25)$$

$0 < V_{GS} - V_T < V_{DS} \text{ y } V_{GS} > V_T$

siendo β el parámetro descrito en la ecuación 1.24. En esta región, la relación cuadrática entre V_{GS} e I_D se representa en la gráfica de la izquierda de la figura 1.16, y de una manera similar a los transistores JFET, puede ser utilizada para determinar por métodos gráficos el punto de polarización de los transistores aunque rara vez se recurre a ellos.

• **Región de ruptura**

Un transistor MOS puede verse afectado por fenómenos de avalancha en los terminales drenador y fuente, y roturas en la capa de óxido fino de la puerta que pueden dañar irreversiblemente al dispositivo.

NMOS	PMOS
$V_{GS} > 0$	$V_{GS} < 0$
$V_{DS} > 0$	$V_{DS} < 0$
$I_D > 0$	$I_D < 0$
$V_T > 0$	$V_T < 0$

Tabla 1.3. Convenio de signos en las tensiones y corrientes de un NMOS y PMOS.

Por último, señalar que en la tabla 1.3 se indican las diferencias en el signo y sentido de las corrientes y tensiones existentes entre transistores NMOS y PMOS.

1.9. Polarización de los FET

Los circuitos básicos que se utilizan para polarizar los BJT se pueden emplear para los MOSFET. EL JFET tiene el inconveniente de que la tensión V_{GS} debe ser negativa en un NJFET (positiva en un PJFET) que exige unos circuitos de polarización característicos para este tipo de dispositivos. En este apartado únicamente se presentan dos de los circuitos más utilizados: polarización simple (figura 1.17), se utiliza una fuente de tensión externa para generar una $V_{GS} < 0$, y autopolarización (figura 1.18), la caída de tensión en la resistencia R_S debida a I_D permite generar una $V_{GS} < 0$.




Figura 1.17. Circuito de polarización simple de un NJFET. a) Diagrama circuital. b) Ecuaciones analíticas. c) Representación gráfica del punto de trabajo.




Figura 1.18. Autopolarización de un NJFET. a) Diagrama circuital. b) Ecuaciones analíticas. c) Representación gráfica del punto de trabajo.

Problemas

P1.1 En la figura P1.1.a se muestra las características eléctricas del diodo BA222. Para este diodo, se pide:

- a) Obtener el modelo ideal, modelo de fuente de tensión y modelo de fuente de tensión con resistencia.
- b) Para el circuito de la figura P1.1.b, determinar el punto de trabajo del diodo BA222 utilizando métodos gráficos.




Figura P1.1.a. Características del diodo BA222




Figura P1.1.b

P1.2 Calcular el punto de operación de los circuitos de las figuras P1.2.a, P1.2.b y P1.2.c suponiendo que los transistores están trabajando en la región lineal. Datos: $\beta=200$,

$$V_{BE}=0.6 \text{ V.}$$




Figura P1.2.a




Figura P1.2.b




Figura P1.2.c

P1.3 Calcular el punto de operación de los transistores de las figuras P1.3.a, P1.3.b y P1.3.c e indicar su zona de operación.
 Datos: NPN: $\beta=100$, $V_{BE(sat)}=0.2 \text{ V}$, $V_{BE(sat)}=0.8 \text{ V}$, $V_{BE(lin)}=0.7$, $V_{BE0}=0.6 \text{ V}$
 PNP: $\beta=100$, $V_{BE(sat)}=-0.2 \text{ V}$, $V_{BE(sat)}=-0.8 \text{ V}$, $V_{BE(lin)}=-0.7$, $V_{BE0}=-0.6 \text{ V}$




Figura P1.3.a




Figura P1.3.b




Figura P1.3.c




Figura P1.4

- P1.4** Para el circuito de la figura P1.4, se pide:
- Calcular I_C , I_B y V_i que hacen que el transistor se encuentre entre la frontera de saturación y lineal.
 - Calcular I_C , I_B y V_i que hacen que el

transistor se encuentre entre la frontera de corte y lineal.

- Calcular I_C , I_B y V_{CE} para $V_i=0, 2, 4, 10$ V
 Datos: $V_{BE0}=0.6$ V, $V_{BE(lin)}=0.7$ V, $V_{BE(sat)}=0.8$ V, $V_{CE(sat)}=0.2$ V, $h_{FE}=50$.

- P1.5** Calcular el punto de trabajo del transistor de la figura P1.5 para $h_{FE}=50, 100$ y 200 .
 Datos: $V_{CE(sat)}=-0.2$ V, $V_{BE(sat)}=-0.8$ V, $V_{BE}=-0.6$ V.




Figura P1.5

- P1.6** El circuito de la figura P1.6 es una fuente de corriente (I_C es independiente del valor de R_L). Si $\beta=200$, calcular:
- Valor de I_C .
 - Rango de R_L para que el circuito funcione correctamente como fuente de corriente.




Figura P1.6

- P1.7** Calcular el punto de trabajo de los transistores de los circuitos de las figuras P1.7.a y P1.7.b
 Datos: Transistor: $V_{BE0}=0.6$ V, $V_{BE(lin)}=0.7$ V, $V_{BE(sat)}=0.8$ V, $V_{CE(sat)}=0.2$ V, $\beta=50$; Diodos: $V_d=0.7$ V y $V_z=3.6$ V.




Figura P1.7.a




Figura P1.7.b

P1.8 Calcular el valor de las resistencias que polarizan a los transistores en el punto de trabajo indicado en las figuras P1.8.a y P1.8.b.




Figura P1.8.a




Figura P1.8.b




Figura P1.9.a. Curvas características del transistor NJFET BF245A.

P1.9 El BF245A es un transistor JFET de canal N para aplicaciones de amplificación en VHF/UHF. Las características DC de este JFET se muestran en la figura P1.9.a. Con esta información determinar el punto de trabajo de los transistores de las figuras P1.9.b, P1.9.c y P1.9.d.




Figura P1.9.b




Figura P1.9.c




Figura P1.9.d

P1.10 Polarizar a los transistores de las figuras P1.10.a y P1.10.b en el punto de operación señalado. Comprobar el resultado por métodos gráficos.




Figura P1.10.a




Figura P1.10.b

P1.11 Determinar el punto de trabajo de los transistores NMOS indicados en la figuraa P1.11.a y P1.11.b.
 Datos: $k=33\mu\text{A}/\text{V}^2$, $V_T=1\text{ V}$.




Figura P1.11.a




Figura P1.11.b

TEMA 2**Amplificadores con transistores:
Modelos de pequeña señal****2.1.- Introducción**

La polarización de un transistor es la responsable de establecer las corrientes y tensiones que fijan su punto de trabajo en la región lineal (bipolares) o saturación (FET), regiones en donde los transistores presentan características más o menos lineales. Al aplicar una señal alterna a la entrada, el punto de trabajo se desplaza y amplifica esa señal. El análisis del comportamiento del transistor en amplificación se simplifica enormemente cuando se utiliza el llamado modelo de pequeña señal obtenido a partir del análisis del transistor a pequeñas variaciones de tensiones y corrientes en sus terminales. Bajo adecuadas condiciones, el transistor puede ser modelado a través de un circuito lineal que incluye equivalentes Thévenin, Norton y principios de teoría de circuitos lineales. El modelo de pequeña señal del transistor es a veces llamado modelo incremental de señal. Los circuitos que se van a estudiar aquí son válidos a frecuencias medias, aspecto que se tendrá en cuenta en el siguiente tema.

En la práctica, el estudio de amplificadores exige previamente un análisis en continua para determinar la polarización de los transistores. Posteriormente, es preciso abordar los cálculos de amplificación e impedancias utilizando modelos de pequeña señal con objeto de establecer un circuito equivalente. Ambas fases en principio son independientes pero están íntimamente relacionadas.




Figura 2.1. Red bi-puerta.

2.2.- Teoría de redes bipuerta

El comportamiento de un circuito lineal bi-puerta, tal como se muestra en la figura 2.1, puede ser especificado a través de dos corrientes (I_1 , I_2) y dos tensiones (V_1 , V_2). En función de las dos posibles variables seleccionadas como independientes, ese circuito lineal puede ser caracterizado mediante cuatro tipos de parámetros ($\{Z\}$, $\{Y\}$, $\{H\}$, $\{G\}$), que en notación matricial, se expresan de la siguiente manera

$$\begin{aligned}
 \begin{bmatrix} V_1 \\ V \end{bmatrix} &= \begin{bmatrix} z_i & z_r \\ z & z_o \end{bmatrix} \begin{bmatrix} I_1 \\ I_2 \end{bmatrix} & \begin{bmatrix} I_1 \\ I \end{bmatrix} &= \begin{bmatrix} y_i & y_r \\ y & y_o \end{bmatrix} \begin{bmatrix} V_1 \\ V \end{bmatrix} \\
 \begin{bmatrix} V_1 \\ I \end{bmatrix} &= \begin{bmatrix} h_i & h_r \\ h_f & h_o \end{bmatrix} \begin{bmatrix} I_1 \\ V_2 \end{bmatrix} & \begin{bmatrix} I_1 \\ V_2 \end{bmatrix} &= \begin{bmatrix} g_i & g_r \\ g_{fo} & g_o \end{bmatrix} \begin{bmatrix} V_1 \\ I \end{bmatrix}
 \end{aligned}
 \tag{2.1}$$

2] □ f

[W] $h_i = \left. \frac{V_1}{I_1} \right|_{V_2=0}$ = resistencia de entrada con salida en cortocircuito

[NO] $h_r = \left. \frac{V_1}{V_2} \right|_{I_1=0}$ = ganancia inversa de tensión con entrada en circuito abierto


[NO] $h_f = \left. \frac{I_2}{I_1} \right|_{V_2=0}$ = ganancia de corriente con salida en cortocircuito

$h_o = \left. \frac{I_2}{V_2} \right|_{I_1=0}$ = conductancia de salida con entrada en circuito abierto

Los parámetros {H} o h híbridos son los que mejor caracterizan el comportamiento lineal de pequeña señal de un transistor bipolar. Estos parámetros relacionan la V_1 e I_2 con la I_1 y V_2 mediante la siguiente ecuación

$$\begin{aligned}
 V_1 &= h_i I_1 + h_r V_2 \\
 I_2 &= h_f I_1 + h_o V_2
 \end{aligned}
 \tag{2.2}$$

donde



$$\begin{bmatrix} V_1 \\ V_2 \end{bmatrix} = \begin{bmatrix} h_i & h_r \\ h_f & h_o \end{bmatrix} \begin{bmatrix} I_1 \\ I_2 \end{bmatrix}
 \tag{2.3}$$

El modelo circuital en parámetros h de un circuito lineal se indica en la figura 2.2.




Figura 2.2 Modelo equivalente en parámetros h.

2.3.- Análisis de un circuito empleando parámetros {H}

Un circuito lineal, por ejemplo un transistor actuando como amplificador, puede ser analizado estudiando su comportamiento cuando se excita con una fuente de señal externa V_S con una impedancia interna R_S y se añade una carga Z_L , tal como se indica en la figura 2.3. El circuito lineal puede ser sustituido por su modelo equivalente en parámetros {H} (figura 2.2) resultando el circuito de la figura 2.4. Existen cuatro parámetros importantes que van a caracterizar completamente el circuito completo: ganancia en corriente, impedancia de entrada, ganancia en tensión e impedancia de salida.




Figura 2.3. Estructura de un amplificador básico




Figura 2.4. Anterior circuito utilizando el modelo en parámetros h.

- **Ganancia de corriente.** Se define la ganancia de corriente de un circuito, A_I , como la relación entre la intensidad de salida e intensidad de entrada, es decir,

$$A_I = \frac{I_L}{I_1} = \frac{I_2}{I_1} \tag{2.4}$$

Este cociente se obtiene resolviendo las siguientes ecuaciones extraídas del circuito de la figura 2.4,

$$\begin{cases} I_2 = h_f I_1 + h_o V_2 \\ V_2 = I_2 Z_L \end{cases} \tag{2.5}$$

Despejando, se obtiene que

$$A_I = \frac{I_2}{I_1} = \frac{h_f}{1 + h_o Z_L} \tag{2.6}$$

- **Impedancia de entrada.** Se define la impedancia de entrada del circuito, Z_i , como la relación entre la tensión y corriente de entrada. Resolviendo el circuito de entrada se demuestra que

$$Z_i = \frac{V_1}{I_1} = h_i + h_r A_I Z_L = h_i + \frac{h_f h_r}{\frac{1}{Z_L} + h_o} \tag{2.7}$$

Nótese que la impedancia de entrada depende de la carga Z_L .

- **Ganancia de tensión.** Se define la ganancia en tensión, A_V , como la relación entre la tensión de salida y la tensión de entrada. Como se demuestra a continuación, la A_V se puede expresar en función de la A_I y la Z_i , de forma que

$$A_V = \frac{V_2}{V_1} = \frac{V_2}{I_2} \frac{I_2}{I_1} \frac{I_1}{V_2} = \frac{V_2}{I_L} \frac{I_2}{I_1} \frac{I_1}{V_1} = Z_L A_I \frac{1}{Z_i} = A_I \frac{Z_L}{Z_i} \tag{2.8}$$

- **Impedancia de salida.** Se define la impedancia de salida, Z_o , vista a través del nudo de salida del circuito lineal como la relación entre la tensión de salida y la corriente de salida, supuesto anulado el generador de entrada y en ausencia de carga ($Z_L = \infty$). Se demuestra que

$$Z_o = \left. \frac{V_2}{I_2} \right|_{V_S=0, R_L=\infty} = \frac{1}{h_o + \frac{h_f h_r}{R_S + h_i}} \quad (2.9)$$

Nótese que la Z_o depende de la resistencia R_S de entrada. La impedancia de salida “vista” desde el nudo de salida es $Z_o \parallel Z_L$.

Estos cuatro parámetros permiten definir dos modelos simplificados muy utilizados en el análisis de amplificadores: modelo equivalente en tensión y modelo equivalente en intensidad. El modelo equivalente en tensión (figura 2.5.a) utiliza el equivalente Thévenin en la salida y el de intensidad (figura 2.5.b) el Norton. Ambos modelos son equivalentes y están relacionados por la ecuación 2.8.




Figura 2.5 a) Modelo equivalente en tensión. b) Modelo equivalente en intensidad.

La resistencia R_S de la fuente de entrada influye en las expresiones de las ganancias de tensión o intensidad cuando se refieren a la fuente de excitación de entrada. En la figura 2.5.a, la ganancia de tensión referida a la fuente V_S , A_{V_S} , se obtiene analizando el divisor de tensión de la entrada formado por R_S y Z_i , resultando

$$A_{V_S} = \frac{V_2}{V_S} = \frac{V_2}{V_1} \frac{V_1}{V_S} = A_V \frac{Z_i}{Z_i + R_S} \quad (2.10)$$

De la misma manera, la ganancia de intensidad referida a la fuente I_S (figura 2.5.b), A_{I_S} , se obtiene analizando el divisor de corriente de entrada formado por R_S y Z_i , resultando

$$A_{IS} = \frac{I_L}{I_S} = \frac{I_L}{I_1} \frac{I_1}{I_S} = A_I \frac{R_S}{Z_i + R_S} \tag{2.11}$$

Despejando en 2.10 y 2.11 A_V y A_I , y sustituyendo en 2.8, se obtiene la relación entre A_{VS} y A_{IS} , dando como resultado

$$A_{VS} = A_{IS} \frac{Z_L}{R_S} \tag{2.12}$$

2.4.- Modelo híbrido {H} de un transistor bipolar

En un amplificador de transistores bipolares aparecen dos tipos de corrientes y tensiones: continua y alterna. La componente en continua o DC polariza al transistor en un punto de trabajo localizado en la región lineal. Este punto está definido por tres parámetros: I_{CQ} , I_{BQ} y V_{CEQ} . La componente en alterna o AC, generalmente de pequeña señal, introduce pequeñas variaciones en las corrientes y tensiones en los terminales del transistor alrededor del punto de trabajo. Por consiguiente, si se aplica el principio de superposición, la I_C , I_B y V_{CE} del transistor tiene dos componentes: una continua y otra alterna, de forma que

$$\begin{aligned} I_C &= I_{CQ} + i_c \\ I_B &= I_{BQ} + i_b \\ V_{CE} &= V_{CEQ} + v_{ce} \end{aligned} \tag{2.13}$$

donde I_{CQ} , I_{BQ} y V_{CEQ} son componentes DC, e i_c , i_b y v_{ce} son componentes en alterna, verificando que $i_c \ll I_{CQ}$, $i_b \ll I_{BQ}$ y $v_{ce} \ll V_{CEQ}$.




Figura 2.6. Parámetros h del transistor en emisor común. a) Definición, b) Modelo equivalente de un transistor NPN y c) PNP.

El transistor para las componentes en alterna se comporta como un circuito lineal que puede ser caracterizado por el modelo híbrido o modelo de parámetros {H}. De los cuatro posibles parámetros descritos en las ecuaciones 2.1, los h son los que mejor modelan al transistor porque relacionan las corrientes de entrada con las de salida, y no hay que olvidar que un transistor bipolar es un dispositivo controlado por intensidad. Los parámetros h de un transistor, que se van a definir a continuación, se obtienen analizando su comportamiento a variaciones incrementales en las corrientes (i_b, i_c) y tensiones (v_{be}, v_{ce}) en sus terminales. En la figura 2.6.a se muestran las ecuaciones del modelo híbrido cuando el transistor está operando con el emisor como terminal común al colector y la base (configuración emisor-común o EC). El modelo híbrido de pequeña señal en E-C de un transistor NPN y PNP se indican en las figuras 2.6.b y 2.6.c respectivamente. Ambos modelos son equivalentes y únicamente difieren en el sentido de las corrientes y tensiones para dar coherencia al sentido de esas mismas corrientes y tensiones en continua. Las expresiones de ganancia en corriente, ganancia en tensión, impedancia de entrada e impedancia de salida correspondientes a las ecuaciones 2.6, 2.7, 2.8 y 2.9 son idénticas para ambos transistores como se puede comprobar fácilmente. En la figura 2.7, se definen de una manera gráfica los cuatro parámetros h extraídos a partir de las características eléctricas de un transistor NPN.

• h_{fe} :

$$h_{fe} = \left. \frac{I_C}{I_B} \right|_V = \frac{I_{C2} - I_{C1}}{I_{B2} - I_{B1}} \bigg|_V = \frac{i_c}{i_b} \bigg|_V$$

La definición gráfica de h_{fe} se encuentra en la figura 2.7.a. Valor típico $h_{fe}=200$.




Figura 2.7. Definición gráfica de los parámetros h a partir de la características eléctricas de los transistores. a) Definición de h_{fe} ; b) Definición de h_{oe} ; c) Definición de h_{ie} ; d) Definición de h_{re} .

- h_{oe}

$$h_{oe} = \frac{I_C}{V_{CE}} \bigg|_I = \frac{I_{C2}}{V_{CE2}} - \frac{I_{C1}}{V_{CE1}} \bigg|_I = \frac{i}{v_{ce}} \bigg|_I$$

La definición gráfica de h_{oe} se encuentra en la figura 2.7.b. Valor típico $h_{oe}=24\mu A/V = 24\mu A \cdot V^{-1} \approx h_{oe} = 41.5k\Omega^{-1}$.

- h_{ie} :

$$h_{ie} = \frac{V_{BE}}{I_B} \bigg|_V = \frac{V_{BE2}}{I_{B2}} - \frac{V_{BE1}}{I_{B1}} \bigg|_V = \frac{v}{i_b} \bigg|_V$$

La definición gráfica de h_{ie} se encuentra en la figura 2.7.c. Valor típico $h_{ie}=5k\Omega$.

- h_{re} :

$$h_{re} = \frac{V_{BE}}{V_{CE}} \bigg|_I = \frac{V_{BE2}}{V_{CE2}} - \frac{V_{BE1}}{V_{CE1}} \bigg|_I = \frac{v}{v_{ce}} \bigg|_I$$

La definición gráfica de h_{re} se encuentra en la figura 2.7.d. Valor típico $h_{re}=3 \cdot 10^{-4}$.

Los parámetros {H} varían de un transistor a otro. Pero además, en cada transistor varían principalmente con la corriente de colector y con la temperatura. En la figura 2.8 se muestran dos gráficas normalizadas para un transistor PNP: la primera (figura 2.8.a) indica el porcentaje de variación de los parámetros h respecto a los parámetros medidos con una $I_C=-1.0mA$ y $V_{CE}=-5V$, y la segunda gráfica (figura 2.8.b) indica su porcentaje de variación respecto a los medidos a la temperatura a $25^\circ C$. El fabricante suele proporcionar gráficas que relacionan estos parámetros con la I_C a diferentes temperaturas.






Figura 2.8. Variaciones normalizadas de los parámetros h en el emisor-común de un transistor PNP a) con I_C respecto a los medidos con una $I_C=-1.0mA$ y $V_{CE}=-5V$, y b) con la temperatura respecto a los medidos a $25^\circ C$.

Los parámetros h que aparece en las hojas de características de los transistores únicamente están referidos a



	$h_o=h_r=0$	$h_r=0$	$h_o=0$	Exacta
$A_I = \frac{i_o}{i_i}$	h_f	$\frac{h_f}{1+h_o R_L}$	h_f	$\frac{h_f}{1+h_o R_L}$
$A_V = \frac{v_o}{v_i}$	$\frac{h_f R_L}{h_i}$	$\frac{h_f R_L}{(1+h_o R_L)h_i}$	$\frac{h_f R_L}{h_i h_f R_L}$	$\frac{h_f R_L}{(1+h_o R_L)h_i h_f R_L}$
$Z_i = \frac{v_i}{i_i}$	h_i	h_i	$h_i h_f h_r R_L$	$h_i \frac{h_f h_r R_L}{1+h_o R_L}$
$Z_o^{\circ} = \left. \frac{v_o}{i_o} \right _{v_s=0}$		$\frac{1}{h_o} + R$	$\frac{1}{h_f h_r S}$	$\frac{1}{h_o \frac{h_f h_r}{h_i + R_S}}$



a)



	$h_o=h_r=0$	$h_r=0$	$h_o=0$	Exacta
$A_I = \frac{i_o}{i_i}$	$\frac{h_f R_B}{h_i + R_B}$	$\frac{h_f R_B}{(1+h_o R_L)(h_i + R_B)}$	$\frac{h_f R_B}{h_i + R_B h_f h_r R_L}$	$\frac{h_f R_B}{(1+h_o R_L)(h_i + R_B) h_f h_r R_L}$
$A_V = \frac{v_o}{v_i}$	$\frac{h_f R_L}{h_i}$	$\frac{h_f R_L}{(1+h_o R_L)h_i}$	$\frac{h_f R_L}{h_i h_f h_r R_L}$	$\frac{h_f R_L}{(1+h_o R_L)h_i h_f h_r R_L}$
$Z_i = \frac{v_i}{i_i}$	$R_B h_i$	$R_B h_i$	$R_B (h_i h_f h_r R_L)$	$\frac{R_B [h_i(1+h_o R_L) h_f h_r R_L]}{(1+h_o R_L)(h_i + R_B) h_f h_r R_L}$
$Z_o^{\circ} = \left. \frac{v_o}{i_o} \right _{v_s=0}$		$\frac{1}{h_o}$	$\frac{h_i + R_S R_B}{h_f h_r}$	$\frac{1}{h_o \frac{h_f h_r}{h_i + R_S R_B}}$

b)

Tabla 2.2. Ecuaciones para obtener las características de los amplificadores básicos constituidos por un transistor bipolar. a) sin R_B y b) con R_B .



$h_{oe}=h_{re}=0$
$A_V = \frac{h_{fe}R_L}{h_{ie} + (1 + h_{fe})R_E}$
$A_I = \frac{h_{fe}R_B}{R_B + h_{ie} + (1 + h_{fe})R_E}$
$Z_i = R_B \parallel (h_{ie} + (1 + h_{fe})R_E)$
$Z_o^{\text{C}} = \text{ ; } Z_o = Z_o^{\text{C}} \parallel R_L = R_L$

c)

$h_{re}=0$
$A_V = \frac{h_{fe} h_{oe}^{-1} R_L}{(h_{ie} + R_E) h_{oe}^{-1} + R_L + h_{fe} h_{oe}^{-1} R_E}$
$Z_i = \frac{R_L (h_{ie} + R_E) + h_{oe}^{-1} (h_{ie} + (1 + h_{fe}) R_E)}{h_{fe} h_{oe}^{-1} + R_L + h_{fe} h_{oe}^{-1} R_E} \parallel R_B$
$Z_o = h_{oe}^{-1} \left[\frac{h_{fe} R_E}{h_{ie} + R_E + R_B \parallel R_S} \right] + R_E \parallel (h_{ie} + R_B \parallel R_S)$
$Z_o = Z_o^{\text{C}} \parallel R_L$

d)

Figura 2.10. Análisis de un amplificador en emisor común con resistencia de emisor. a) Circuito equivalente en alterna, b) circuito de pequeña señal con $h_{re}=0$. Tabla con las características del amplificador con c) $h_{re}=h_{oe}=0$ y con d) $h_{re}=0$.

2.5.- Análisis de un amplificador básico

El análisis de un amplificador tiene como objetivo obtener su modelo equivalente en tensión o intensidad para lo cual es preciso determinar su impedancia de entrada, impedancia de salida y ganancia de tensión o intensidad. Para ello, es necesario en primer lugar obtener su circuito equivalente de alterna del amplificador y, posteriormente, sustituir el transistor por alguno de las tres posibles modelos en parámetros {H} indicados en la figura 2.9 en función de la configuración del transistor. El circuito resultante se adapta en la mayoría de los casos a los circuitos indicados en la Tabla 2.2. Esta tabla proporciona en formato tabular las características del amplificador para diferentes aproximaciones (despreciando o no h_o y h_r) y simplifica su resolución a una simple sustitución de los valores. Nótese que estas fórmulas son independientes de la configuración, y por consiguiente, son válidas para E-C, B-C y C-C. En la figura 2.10 se indican las ecuaciones para la configuración emisor-común con resistencia de emisor por no adaptarse a las ecuaciones de la anterior tabla.

En la figura 2.11.a se presenta un ejemplo sencillo de análisis de un amplificador básico en configuración E-C. Para poder obtener las características amplificadoras de esta etapa es preciso realizar los siguientes pasos.

Paso 1. Análisis DC

El fabricante proporciona a través de gráficas el valor de los parámetros {H} en función de la intensidad de colector; si se conoce el valor de estos parámetros no es necesario realizar este paso. La I_C se calcula a partir del

circuito equivalente DC. Este circuito es el resultado de eliminar (circuito abierto) los condensadores externos y anular las fuentes de alterna (fuentes de tensión se cortocircuitan y de corriente se dejan en circuito abierto). La figura 2.11.b muestra el circuito obtenido al aplicar estas transformaciones que permite calcular la I_C y, por consiguiente, los parámetros $\{H\}$ del transistor.




Figura 2.11. Ejemplo de análisis de un amplificador básico. a) Esquema del amplificador completo; b) Circuito equivalente en continua; c) Circuito equivalente en alterna; d) Circuito equivalente de pequeña señal.

Paso 2. Análisis AC

En primer lugar se obtiene el circuito equivalente en alterna cortocircuitando los condensadores externos (se supone que el amplificador trabaja a frecuencias medias) y anulando las fuentes de continua (fuentes de tensión se cortocircuitan y de corriente se dejan en circuito abierto). En la figura 2.11.c se presenta el circuito resultante en alterna. Es en este momento cuando el transistor se sustituye por su modelo equivalente en parámetros $\{H\}$ en función de su configuración. Si opera en E-C se utiliza directamente los parámetros proporcionado por el fabricante. En el caso de B-C y C-C se realiza las transformaciones indicadas en la tabla 2.1. La figura 2.11.d es el resultado de aplicar las anteriores indicaciones dado que el transistor opera en configuración E-C. En el análisis de este circuito se utilizará las ecuaciones contenidas en la tabla 2.2. A continuación se realiza diferentes aproximaciones que permitan comparar los resultados y estudiar el grado de precisión.

- **Aproximación 1.** Se desprecian los parámetros h_{oe} y h_{re} , es decir, $h_{oe}=h_{re}=0$. Con esta aproximación a la entrada se tiene $R_B || h_{ie}$. El circuito resultante se muestra en la figura 2.12. Este circuito se adapta al indicado en la tabla 2.2.a y las ecuaciones que deben ser utilizadas corresponden a la columna especificada por $h_{oe}=h_{re}=0$. El resultado es




Figura 2.12. Circuito simplificado de la figura 2.11.d después de hacer la aproximación 1.

$$Z_o = Z_o^{\circ} \parallel R_L$$

$$A_I = h_{fe} = 200$$

$$A_V = \frac{h_{fe} R_C}{h_{ie}} = 280$$

$$Z_i = h_{ie} = 5k\Omega$$

$$Z_o^{\circ} = \infty ; Z_o = Z_o^{\circ} \parallel R_C = R_C = 7k\Omega$$

$$A_{VS} = 250$$

$$A_{IS} = 21.4$$

- **Aproximación 2.** Se desprecia el parámetro h_{re} ($h_{re}=0$) y se mantiene la aproximación anterior $R_B \parallel h_{ie} \sim h_{ie}$. El circuito es idéntico al de la figura 2.12 incluyendo h_{oe} . En este caso deben ser utilizadas las ecuaciones de la tabla 2.2.a correspondientes a la columna $h_{re}=0$. Las ecuaciones son algo más complejas que en la aproximación 1.
- **Sin aproximación.** En este caso se analiza el circuito completo de la figura 2.11.d donde se tienen en cuenta todos los parámetros sin ningún tipo de aproximación. Las ecuaciones que deben ser utilizadas corresponden a la columna de la derecha de la tabla 2.2.b. Evidentemente, estas ecuaciones resultan ser mucho más complejas que en los dos casos anteriores.

La tabla 2.3 resume los resultados numéricos obtenidos al analizar el circuito de la figura 2.11.a utilizando las diferentes aproximaciones. Se observa que la aproximación 2 se acerca bastante al resultado del circuito completo sin la necesidad de las ecuaciones complejas de éste último. El error cometido en la aproximación 1 puede ser demasiado elevado para muchas aplicaciones. Como conclusión, una buena aproximación en el análisis de amplificadores en E-C es despreciar el parámetro h_{re} (aproximación 2) resultando un modelo que combina sencillez con precisión. Esta conclusión no tiene que ser extrapolable a otras configuraciones.

	Aproximación 1 $h_{oe}=h_{re}=0; R_B \parallel h_{ie} \sim h_{ie}$	Aproximación 2 $h_{re}=0; R_B \parallel h_{ie} \sim h_{ie}$	Sin aproximación
Z_i	5kΩ	5kΩ	4943Ω
Z_o	7kΩ	6.4kΩ	6.4kΩ
A_V	-280	-256	-259
A_{VS}	-250	-228.6	-230
A_I	-200	-182.5	-182.9
A_{IS}	-21.4	-19.6	-19.8

Tabla 2.3. Resultado del análisis del amplificador de la figura 2.11 utilizando diferentes aproximaciones.

	E-C	E-C con RE	B-C	C-C
Z_i	Media (1kΩ-10kΩ)	Alta (20kΩ, 200kΩ)	Baja (20Ω, 100Ω)	Alta (10kΩ, 300kΩ)
Z_o	Media (1kΩ-10kΩ)	Media (1kΩ-10kΩ)	Media (1kΩ-10kΩ)	Baja (20Ω, 100Ω)
A_V	Alta (-100,-300)	Baja (-5,-20)	Alta (30, 100)	H 1
A_I	Alta (-50,-200)	Alta (-30,-150)	H 1	Alta (30, 100)

Tabla 2.4. Características amplificadoras de las distintas configuraciones.

Por último, las características de un amplificador básico dependen de la configuración con que opera el transistor. Conocer los valores típicos de una configuración son muy útiles a la hora de seleccionar una etapa para una aplicación concreta. La tabla 2.4 resume lo que se puede esperar de cada uno de los amplificadores básicos más utilizados. Así, el E-C presenta ganancias de tensión y de corriente elevadas con impedancias de entrada y salida medias. Al añadir un resistencia de emisor al E-C se aumenta la impedancia de entrada a costa de reducir la ganancia en tensión, manteniendo la ganancia en corriente. La B-C presenta una impedancia de entrada muy baja y con una ganancia en corriente ligeramente inferior a 1. La C-C tiene una impedancia de salida baja con una ganancia en tensión ligeramente inferior a 1.




Figura 2.13. Par Darlington. Configuración con transistores a) NPN y b) PNP.

2.6.- Par Darlington

Los fabricantes de transistores ponen en ocasiones dos transistores encapsulados conjuntamente en una configuración conocida como Darlington. En la figura 2.13.a se presenta esta estructura con transistores NPN y en la figura 2.13.b su versión equivalente con transistores PNP. Un par Darlington se comporta a efectos prácticos como un único transistor de altas prestaciones las cuales dependen de las características individuales de cada uno de los transistores. Por ejemplo, el transistor Darlington MPS6724 de Motorola tiene una h_{FE} entre 4.000 y 40.000.

2.6.1 Modelo equivalente DC

El análisis en continua de un par Darlington se puede realizar resolviendo el reparto de las corrientes y tensiones entre ambos transistores. Desde el punto de vista externo, un transistor Darlington tiene unas corrientes de entrada I_B , I_C e I_E ($I_E = I_B + I_C$) y la tensión entre la base y el emisor es de $2V_{BE}$. Si Q1 y Q2 se encuentran en la región lineal, la relación entre ambas corrientes, es decir, la h_{FE} del transistor, se puede expresar en función de h_{FE1} y h_{FE2} . Para ello, hay que resolver el siguiente sistema de ecuaciones

$$\begin{cases}
 I_C = I_{C1} + I_{C2} = h_{FE1}I_{B1} + h_{FE2}I_{B2} & I_{E2} & I_E \\
 I_B = I_{B1} \\
 I_{E1} = I_{B2} = \frac{I_C}{h_{FE1} + h_{FE2} + 1} & &
 \end{cases}$$

C

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

Resolviendo (2.18) , se demuestra que

$$\boxed{h_{FE} = \frac{I_C}{I_B} = h_{FE1} + (1 + h_{FE1})h_{FE2}} \quad (2.19)$$

Con los valores típicos de los transistores se pueden hacer las aproximaciones de $h_{FE1} \gg 1$ y $h_{FE1}h_{FE2} \gg h_{FE1}$, de forma que la ecuación 2.19 se reduce a

$$h_{FE} \approx h_{FE1}h_{FE2} \quad (2.20)$$

No es una buena aproximación considerar que los parámetros de los transistores Q1 y Q2 sean idénticos. En realidad, las corrientes de polarización de Q1 son muy bajas comparadas con las de Q2 debido a que $I_{E1} = I_{B2}$; la I_C del transistor Darlington es prácticamente la I_{C2} . El hecho de que Q1 opere con corrientes muy bajas hace que las corrientes de fuga de este transistor no sean despreciables y sean amplificadas por Q2, resultando circuitos más inestables. Por ello, la conexión Darlington de tres o más transistores resulta prácticamente inservible. Para solucionar en parte este problema, se utilizan circuitos de polarización como los mostrados en la figura 2.14 que mejoran su estabilidad aumentando la corriente de colector de Q1 mediante una resistencia o fuente de corriente.




Figura 2.14. Circuitos para estabilizar el par Darlington.

2.6.2 Modelo de pequeña señal

El análisis de pequeña señal de un par Darlington se puede realizar a partir de los modelos de pequeña señal de los transistores Q1 y Q2. En la figura 2.15 se indica el circuito en parámetros h obtenido al sustituir cada uno de los transistores por su modelo de pequeña señal; para simplificar el análisis y los cálculos se han despreciado los efectos de los parámetros h_{re} y el h_{oe1} . Este modelo completo resulta demasiado complicado incluso con las aproximaciones realizadas, para usarlo en el análisis de amplificadores. Por ello, se obtiene un modelo equivalente simplificado en parámetros {H} obtenido a partir del modelo completo.




Figura 2.15. Modelo de pequeña señal de un par Darlington.

- **h_{ie}**

Impedancia de entrada equivalente del par Darlington. Este parámetro se define como

$$h_{ie} = \frac{v_{be}}{i_b} = \frac{v_{be}}{i_{b1}} \quad (2.21)$$

pero el circuito de la figura 2.15 verifica

$$v_{be} = i_{b1}h_{ie1} + i_{b2}h_{ie2} = i_{b1}h_{ie1} + i_{b1}(1 + h_{fe1})h_{ie2} \quad (2.22)$$

resultando que

$$h_{ie} = h_{ie1} + (1 + h_{fe1})h_{ie2} \quad (2.23)$$

- **h_{fe}**

Ganancia en intensidad del par Darlington. Este parámetro se define como

$$h_{fe} = \left. \frac{i_c}{i_b} \right|_{v_{ce}=0} \quad (2.24)$$

Del circuito de la figura 2.16 se puede extraer que

$$\begin{cases} i_c = h_{fe1}i_{b1} + h_{fe2}i_{b2} \\ i_{b2} = i_{b1}(1 + h_{fe1}) = i_b(1 + h_{fe1}) \end{cases} \quad (2.25)$$

resultando que

$$h_{fe} = h_{fe1} + h_{fe2}(1 + h_{fe1}) \quad (2.26)$$


- **h_{oe}**

Resistencia de salida del par Darlington. Por inspección del circuito se demuestra que

$$h_{oe}^1 = h_{oe}^2 \quad (2.27)$$

2.7.- Modelo □ o de Giacoletto

El modelo híbrido es un modelo empírico obtenido a través de la teoría de redes bipuerta. El transistor es tratado como caja “caja negra” y se modela a través de cuatro parámetros obtenidos experimentalmente al aplicar componentes de pequeña señal y analizando su comportamiento. El modelo □ o de Giacoletto simplificado, mostrado en la figura 2.16, es un modelo analítico más relacionado con la física del funcionamiento de los transistores y se obtiene a partir de sus ecuaciones analíticas. Este modelo de pequeña señal es utilizado por SPICE. Ambos modelos son muy similares y su principal diferencia se encuentra en el origen de su definición. La relación entre los parámetros de modelo híbrido y □ se indican en las ecuaciones de la figura 2.16. Los condensadores C_□ y C_μ, que limitan la frecuencia máxima de operación del transistor, únicamente tienen efecto a alta frecuencia y a frecuencias medias y bajas se desprecian.



$$g_m = \frac{I_C}{V_T}$$

$$r_{\pi} = \frac{\beta}{g_m} = h_{ie}$$

$$w_T = \frac{1}{C_{\pi} + C_{\mu}}$$

Figura 2.16. Modelo h de Giacoleto simplificado de un transistor bipolar NPN y su relación con los parámetros h .

2.8.- Modelo de pequeña señal para transistores FET

El circuito equivalente de pequeña señal de un transistor FET se puede obtener por métodos análogos a los utilizados en transistores bipolares. Sin embargo, al ser dispositivos controlados por tensión, el modelo bipuerta más adecuado es el de parámetros $\{Y\}$, ya que relacionan las corrientes de salida con tensiones de entrada. La figura 2.17 representa el modelo de pequeña señal de un FET constituido por dos parámetros: g_m , o factor de admitancia, y r_d , o resistencia de salida o resistencia de drenador. Esta notación es la más extendida para describir estos parámetros, aunque algunos fabricantes utilizan la notación en parámetros $\{Y\}$ o $\{G\}$, denominando y_{fs} o

el fabricante proporciona las curvas que permiten extraer sus valores en diferentes condiciones de polarización. A g_m , g_{os} o r_{oss} a r_d . Estos parámetros dependen de la corriente de polarización del transistor (I_D), y en la continuación se describe con más detalle los parámetros g_m y r_d .




Figura 2.17. Modelo de pequeña señal de un transistor FET.

- **Factor de admitancia g_m .** Se define este parámetro como

$$g_m = \frac{I_D}{V_{GS}} \bigg|_{V_{DSQ}} = \frac{I_{D2} - I_{D1}}{V_{GS2} - V_{GS1}} \bigg|_{V_{DSQ}} = \frac{dI_D}{dV_{GS}} \bigg|_{V_{DSQ}} \tag{2.28}$$

En un JFET, g_m se puede extraer a partir de la ecuación analítica del transistor en la región de saturación que relaciona la I_D con la V_{GS} , definida por

$$I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_P} \right)^2 \quad \text{o} \quad 1 - \frac{V_{GS}}{V_P} = \sqrt{\frac{I_D}{I_{DSS}}} \tag{2.29}$$

En la ecuación 2.28, g_m es un parámetro definido por cociente de incrementos que se pueden aproximar por derivadas, de forma que aplicando esta definición a la ecuación 2.29 y resolviendo se obtiene que

$$g_m = \left. \frac{dI_D}{dV_{GS}} \right|_{V_{DSQ}} = \frac{2I_{DSS}}{V_P} \left(\frac{V_{GS}}{V_P} \right)^2 = \frac{2}{V_P} \sqrt{I_D I_{DSS}} \quad (2.30)$$

En un transistor MOS, cuya ecuación analítica en la región de saturación es

$$I_D = \frac{\mu_n C_{ox}}{2} (V_{GS} - V_T)^2 \quad \text{o} \quad V_{GS} - V_T = \sqrt{\frac{2I_D}{\mu_n C_{ox}}} \quad (2.31)$$

g_m se puede expresar mediante la siguiente ecuación

$$g_m = \left. \frac{dI_D}{dV_{GS}} \right|_{V_{DSQ}} = \mu_n C_{ox} (V_{GS} - V_T) = \sqrt{2I_D \mu_n C_{ox}} \quad (2.32)$$

- **Resistencia de salida o de drenador r_d .** Se define como

$$r_d = \left. \frac{V_{DS}}{I_D} \right|_V = \frac{V_{DS1} - V_{DS2}}{I_{D1} - I_{D2}} \bigg|_V = \frac{v_{ds}}{i_d} \bigg|_V$$

- **Factor de amplificación μ .** Relaciona los parámetros g_m y r_d de la siguiente manera

$$\mu = \frac{V_{DS}}{V_{GS}} = \frac{I_D}{V_{GS}} \frac{V_{DS}}{I_D} = g_m r_d \quad (2.34)$$

Las definiciones gráficas de g_m y r_d se encuentran en las figuras 2.18.a y 2.18.b. Las gráficas de la figura 2.19, extraídas de las hojas de características proporcionadas por el fabricante, muestran la variación de estos parámetros con la I_D para un JFET típico.




Figura 2.18. Definición gráfica de a) g_m y b) r_d .




Figura 2.19. Gráficas proporcionadas por el fabricante correspondientes a un JFET que relacionan **a)** la y_{fs} (g_m) y **b)** la r_{oss} (r_d) con la intensidad de drenador.

En la tabla 2.5 se resume los configuraciones más utilizadas de amplificadores básicos basados en transistores FET, bien sea JFET o MOSFET. Estas configuraciones son: fuente común, fuente común con resistencia de fuente, puerta-común y drenador común. Las ecuaciones indicadas en la derecha permite obtener el modelo equivalente en tensión de los diferentes circuitos. Un FET operando en fuente común presenta la mayor ganancia en tensión aunque ésta sea muy inferior a los valores de E-C en transistores bipolares. La configuración drenador común tiene una ganancia ligeramente inferior a 1, similar al C-C en transistores bipolares.

2.9.- Amplificadores multietapa

Un amplificador multietapa es un amplificador constituido por un conjunto de amplificadores básicos conectados en cascada. La técnica de análisis de este amplificador es sencilla ya que se reduce básicamente a analizar un conjunto de etapas básicas y a partir de sus modelos equivalentes (tensión o corriente) obtener el modelo equivalente del amplificador completo. El acoplo entre las etapas básicas puede ser realizado básicamente de dos maneras: directamente o acoplo DC y a través de un condensador. El primero exige estudiar conjuntamente la polarización de cada una de las etapas lo que complica su análisis en continua. Sin embargo, el amplificador multietapa carece de frecuencia de corte inferior. El acoplo a través de un condensador aísla en DC las etapas básicas a costa de introducir una frecuencia de corte inferior. Este último acoplo solo es usado en aquellos amplificadores realizados con componentes discretos.




Figura 2.20. Amplificador multietapa utilizando modelos equivalentes en tensión.

Un aspecto importante a tener en cuenta en amplificadores multietapa, si se desea un amplificador de altas prestaciones, es el impacto del acoplo de impedancias entre los amplificadores básicos. Como ejemplo, el amplificador multietapa de la figura 2.20 está constituido por: tres etapas básicas representadas a través de su modelo en tensión, un circuito de entrada y una resistencia de carga. La impedancia de entrada del amplificador completo es $Z_i=Z_{i1}$, es decir, la impedancia de entrada de la primera etapa, y su impedancia de salida $Z_o=Z_{o3}$ es la









Configuración del amplificador	Modelo equivalente de pequeña señal	Parámetros del amplificador
 <p>Fuente común</p>		$A_V = \frac{\alpha R_D}{R_D + r_d}$ $A_I = \frac{\alpha R_G}{R_D + r_d}$ $Z_i = R_G$ $Z_o^{\textcircled{c}} = r_d; \quad Z_o = Z_o^{\textcircled{c}} \parallel R_D$
 <p>Fuente común con resistencia de fuente</p>		$A_V = \frac{\alpha R_D}{R_D + r_d + (1 + \alpha) R_S}$ <p>Si $(1 + \alpha) R_S \gg R_D + r_d$ y $\alpha \gg 1$</p> $A_V \approx \frac{R_D}{R_S}$ $Z_i = R_G$ $Z_o^{\textcircled{c}} = r_d + (1 + \alpha) R_S$ $Z_o = Z_o^{\textcircled{c}} \parallel R_D$
 <p>Puerta común</p>		$A_V = \frac{(1 + \alpha) R_D}{r_d + R_D}$ $Z_i = R_G \parallel \frac{r_d + R_D}{1 + \alpha}$ $Z_o^{\textcircled{c}} = r_d$ $Z_o = Z_o^{\textcircled{c}} \parallel R_D$
 <p>Drenador común</p>		$A_V = \frac{1}{1 + \frac{R_S + r_d}{\alpha R_S}}$ $Z_i = R_G$ $Z_o^{\textcircled{c}} = \frac{r_d}{1 + \alpha}$ $Z_o = Z_o^{\textcircled{c}} \parallel R_S$

Tabla 2.5. Análisis de las configuraciones básicas de los amplificadores JFET y MOSFET.

impedancia de salida de la última etapa. La expresión de la ganancia del amplificador, teniendo en cuenta que $v_i=v_{i1}, v_{o1}=v_{i2}, v_{o2}=v_{i3}$ y $v_{o3}=v_o$, es

$$A_V = \frac{v_o}{v_i} = \frac{v_{o1}}{v_i} \frac{v_{o2}}{v_{i2}} \frac{v_o}{v_{i3}} = \overbrace{\frac{Z_{i2}}{Z_{i2} + Z_{o1}} \frac{Z_{i3}}{Z_{i3} + Z_{o2}} \frac{R_L}{Z_{o3} + R_L}}^3$$

La ecuación 2.35 tiene varios términos. El primero indica la adaptación de impedancias entre la etapa básica 1 y la 2, el segundo entre la 2 y la 3, y el último entre la 3 y la resistencia de carga. Un buen amplificador en tensión debe tener, además de altos valores de A_{V1}, A_{V2} y A_{V3} , un acoplo de impedancias adecuado para que las fracciones de la ecuación 2.35 no reduzcan la ganancia de tensión a un valor muy bajo. Para ello, es condición necesaria que se verifique $Z_{i2} \gg Z_{o1}, Z_{i3} \gg Z_{o2}$ y $R_L \gg Z_{o3}$. Extrapolando esta condición se puede decir que un amplificador de tensión ideal debe verificar que $A_V \square, Z_i \square$ y $Z_o \square 0$. Esta misma conclusión se obtiene si se analiza el circuito de entrada de forma que la ganancia en tensión referido al generador v_s viene dada por

$$A_{V_s} = \frac{v_o}{v_s} = \frac{Z_{i1}}{Z_{i1} + R_s} A_V \tag{2.36}$$

La ecuación 2.36 indica que para evitar una fuerte reducción en esta ganancia es necesario que $Z_{i1} \gg R_s$. Nótese que si $R_s \gg Z_{i1}$ entonces la $A_{V_s} \square 0$.

Un análisis similar se puede realizar a un amplificador multietapa de la figura 2.21 basado en modelos equivalentes de corriente de las etapas básicas. Su impedancia de entrada es $Z_i=Z_{i1}$ y de salida $Z_o=Z_{o3}$. La expresión de la ganancia en corriente del amplificador, teniendo en cuenta que $i_i=i_{i1}, i_{o1}=i_{i2}, i_{o2}=i_{i3}$ y $i_{o3}=i_o$, es

$$A_I = \frac{i_o}{i_i} = \frac{i_{o1}}{i_i} \frac{i_{o2}}{i_{i2}} \frac{i_o}{i_{i3}} = \overbrace{\frac{EB1 \square EB2 \quad EB2 \square EB3 \quad EB \square R_L \quad 3}{Z_{o1} Z_{o2} Z_{o3} \quad Z_{o2} R_L + Z_{o3}} \frac{A_{I1}}{Z_{i2} + Z_{o1} Z_{i3} +} A_{I2} A_{I3}} \tag{2.37}$$

y referida a i_s ,

$$A_{I_s} = \frac{i_o}{i_s} = \frac{R_s}{Z_{i1} + R_s} A_I \tag{2.38}$$

Un buen amplificador en corriente debe tener, además de altos valores de A_{I1}, A_{I2} y A_{I3} , un acoplo de impedancias adecuado. Para ello, es condición necesaria que se verifique $Z_{i2} \ll Z_{o1}, Z_{i3} \ll Z_{o2}, R_L \ll Z_{o3}$ y $Z_{i1} \ll R_s$. Un amplificador de corriente ideal debe verificar que $A_I \square, Z_i \square 0$ y $Z_o \square$. Estas condiciones son antagonistas a las necesarias para un amplificador en tensión. Esto significa que un buen amplificador de corriente es un mal amplificador de tensión y, viceversa, un buen amplificador en tensión no puede ser de corriente.




Figura 2.21. Amplificador multietapa utilizando modelos equivalentes en corriente.

Problemas

P2.1 Calcular los parámetros h del circuito de la figura P2.1.




Figura P2.1

P2.2 Obtener la A_V , A_I , A_{IS} , A_{VS} , Z_i y Z_o , del circuito de la figura P2.2 cuando $Z_L=10k\Omega$, $R_S=1k\Omega$, $h_i=1100\Omega$, $h_r=2.510^{-4}$, $h_f=50$, $1/h_o=40k\Omega$.




Figura P2.2

P2.3 Si un transistor tiene los parámetros {H} de E-C $h_{ie}=1100\Omega$, $h_{re}=2.510^{-4}$, $h_{fe}=50$, $1/h_{oe}=40k\Omega$, determinar los parámetros {H} de B-C y C-C.

P2.4 Para el circuito de la figura P2.4, se pide:

- Punto de trabajo.
- A_V , A_{VS} , A_I , A_{IS} , Z_i y Z_o . (Nota: $h_{re}\sim 0$, $h_{oe}\sim 0$).
- Determinar la amplitud máxima de v_s para que no se produzca un recorte en la tensión de salida.
- Repetir el apartado b) y c) en el caso de conectar al nudo de salida una resistencia de carga $R_L=1k\Omega$ (desacoplada mediante un condensador).




Figura P2.4

P2.5 Calcular la A_{VS} , A_{IS} , Z_i y Z_o del amplificador de la figura P2.5 en los siguientes casos:

- Existe C_E ,
- No existe C_E .

Nota: $h_{re}\sim 0$.




Figura P2.5

P2.6 Calcular la A_{VS} , A_{IS} , Z_i y Z_o de los amplificadores básicos de las figuras P2.6.a, P2.6.b y P2.6.c.




Figura P2.6.a




Figura P2.6.b




Figura P2.6.c

P2.7 Calcular la A_V , A_I , Z_i y Z_o de los amplificadores basados en JFET de las figuras P2.7.a y P2.7.b.




Figura P2.7.a




Figura P2.7.b

P2.8 Obtener la A_V , Z_i y Z_o del amplificador MOS de la figura P2.8. Datos: $k=33\mu A/V^2$, $V_T=1V$, $W=20\mu m$, $L=4\mu m$.




Figura P2.8

P2.9 Obtener el modelo equivalente en tensión del amplificador Darlington de la figura P2.9. Datos: para ambos transistores $h_{FE}=100$, $h_{ie}=3k\Omega$, $h_{fe}=250$, $h_{oe}\sim 0$. Repetir el problema suponiendo que los transistores son BC547A.




Figura P2.9

P2.10 Calcular la A_V , A_{V_S} , A_I , A_{I_S} , Z_i y Z_o del amplificador multietapa de la figura 2.10. Datos: $h_{ie}=2k\Omega$, $h_{fe}=250$, $h_{re}\sim 0$, $h_{oe}\sim 0$. Repetir el problema con $h_{oe}=1/40k\Omega$.




Figura P2.10

P2.11 Calcular el punto de trabajo y la A_V , A_{V_S} , A_I , A_{I_S} , Z_i y Z_o del amplificador multietapa de la figura P2.11.
 Datos: NPN: $h_{FE}=100$, $h_{fe}=150$, $h_{ie}=4\text{k}\Omega$, $h_{oe}=1/50\text{k}\Omega$; PNP: $h_{FE}=80$, $h_{fe}=130$, $h_{ie}=6\text{k}\Omega$, $h_{oe}=1/80\text{k}\Omega$




Figura P2.11

P2.12 Para el amplificador multietapa de la figura P2.12, se pide:
 a) Calcular el punto de trabajo.
 b) Obtener directamente del circuito su ganancia aproximada en tensión.
 c) Determinar la A_V , A_{V_S} , A_I , A_{I_S} , Z_i y Z_o .
 Nota: $h_{re}=h_{oe}=0$.




Figura P2.12

P2.13 En la figura P2.13 se muestra un amplificador constituido por dos transistores BC547A acoplados por emisor. Suponiendo que $I_{C1} = I_{C2}$, se pide:
 a) Determinar el valor de R_E necesario para que la tensión en continua de v_o sea 6V. (Aplicar principio de simetría)
 b) Si $R_E=3\text{k}\Omega$, calcular la A_V , Z_i y Z_o del amplificador.
 Nota: $h_{re}=h_{oe}=0$.




Figura P2.13

P2.14 El amplificador de la figura P2.14 está constituido por dos etapas, una etapa amplificadora básica basada en el N-JFET 2N5457 y otra en el transistor bipolar BC547B. Para este circuito, se pide:
 a) Determinar utilizando gráficas el punto de trabajo (I_{DQ} , V_{GSQ}) del transistor NJFET.
 b) Calcular el punto de trabajo del

transistor bipolar (I_{CQ} , I_{BQ} , V_{CEQ})

c) Obtener la A_V , A_{V_S} , Z_i y Z_o

Nota: $h_{re}=0$.




Figura P2.14

P2.15 La gráfica de la figura P2.15.a contiene la única información que se conoce sobre las características eléctricas en DC de los transistores del amplificador de la figura P2.15.b. Se pide:

- Calcular el punto de trabajo del transistor Q1.
- Obtener la recta de carga estática de Q1 y representarla en la gráfica de la figura P2.15.a señalando el punto de trabajo anterior.
- Determinar la relación que debe verificar las resistencias de la primera etapa amplificadora para que la tensión del colector de Q1 (V_{C1}) sea insensible a variaciones de la tensión de polarización V_{EE} . Nota: buscar la condición $V_{C1}/V_{EE}=0$.
- Calcular los puntos de trabajo de los

g) Suponiendo una tensión de entrada v_s sinusoidal, calcular el valor de la amplitud máxima antes de producirse recorte y la etapa amplificadora que lo origina.

Datos: $V_{BE(\text{lin})}=0.7\text{ V}$, $h_{ie}=5\text{k}\Omega$, $h_{fe}=150$, $h_{oe}=1/50\text{k}\Omega$, $h_{re}\sim 0$.




Figura P2.15.a




Figura P2.15.b

- transistores Q2 y Q3.
- Obtener los modelos equivalentes en tensión de cada una de las etapas amplificadoras básicas.
- Obtener el modelo en tensión y corriente del amplificador completo.

TEMA 3

Respuesta en frecuencia de amplificadores

3.1.- Introducción

El análisis de amplificadores hecho hasta ahora ha estado limitado en un rango de frecuencias, que normalmente permite ignorar los efectos de los elementos capacitivos, considerando únicamente elementos resistivos y fuentes. En este tema se estudia los efectos en frecuencia introducidos por condensadores de gran valor, generalmente externos, que limitan la frecuencia baja de operación del amplificador, y condensadores internos a los dispositivos activos que limitan su comportamiento en alta frecuencia.

Generalmente, el análisis en frecuencia de un amplificador se realiza sobre un rango muy variable de valores de frecuencia. Para facilitar su caracterización se utiliza escalas logarítmicas en términos de *decibelio*. Inicialmente, el decibelio tuvo su origen para establecer una relación entre potencia y niveles de audio en escala logarítmica. Así, un incremento de nivel de potencia, por ejemplo de 4 a 16 W, no corresponde con un nivel de audio multiplicado por un factor de 4 (16/4), sino de 2 puesto que $(4)^2$. La definición de *bel*, cuyo nombre se debe a Alexander Graham Bell, relativa a dos niveles de potencia P_1 y P_2 es

$$G = \log_{10} \frac{P_2}{P_1} \quad (3.1)$$

El bel es una unidad demasiado grande y para aplicaciones prácticas se utiliza el término decibelio (dB) definido como $1\text{dB}=0.1\text{bel}$ o

$$G_{\text{dB}} = 10 \log_{10} \frac{P_2}{P_1} \quad (3.2)$$

Existe una segunda definición del decibelio aplicada más frecuentemente que opera sobre tensiones en vez de potencias. Si consideramos la potencia disipada por una resistencia, $P_i = (V_i)^2 / R_i$, entonces sustituyendo en 3.2, se obtiene

$$G_{\text{dB}} = 10 \log_{10} \frac{P_2}{P_1} = 10 \log_{10} \frac{V_2^2 / R_2}{V_1^2 / R_1} = 20 \log_{10} \frac{V_2 \sqrt{R_1}}{V_1 \sqrt{R_2}}$$

(3.3)

En este tema se utilizará ésta última definición del decibelio. En la Tabla 3.1 se indica la conversión de entre la ganancia de un amplificador y su representación en dB. Por ejemplo, -6dB es un amplificador con una atenuación de 0.5, 0 dB corresponde a un amplificador de ganancia 1, 20 dB ganancia 10, etc...

Vo/Vi	dB
0.5	-6
0.707	-3
1	0
2	6
10	20
40	32
100	40
1,000	60
10,000	80

Tabla 3.1. Conversion a dB

3.2.- Consideraciones generales sobre frecuencia

La presencia de condensadores en un amplificador hace que la ganancia de éste dependa de la frecuencia. Los condensadores de acoplo y desacoplo limitan su respuesta a baja frecuencia, y los parámetros de pequeña señal de los transistores que dependen de la frecuencia así como las capacidades parásitas asociadas a los dispositivos activos limitan su respuesta a alta frecuencia. Además un incremento en el número de etapas amplificadoras conectadas en cascada también limitan a su vez la respuesta a bajas y altas frecuencias.



Figura 3.1. Ganancia de un amplificador frente a la frecuencia para a) amplificador general, b) amplificador sin condensadores de acoplo y desacoplo (amplificador directamente acoplado).

En la figura 3.1.a se muestra la ganancia de un amplificador en función de la frecuencia. Claramente se identifican tres zonas: frecuencia bajas, frecuencias medias y frecuencias altas. A frecuencias bajas, el efecto de los condensadores de acoplo y desacoplo es importante. A frecuencias medias, esos condensadores presentan una impedancia nula pudiéndose ser sustituidos por un cortocircuito. A frecuencias altas, las limitaciones en frecuencia de los dispositivos activos condicionan la frecuencia máxima de operación del amplificador. Esas zonas están definidas por dos parámetros: frecuencia de corte inferior o f_L y frecuencia de corte superior o f_H . Ambos parámetros se definen como la frecuencia a la cual la ganancia del amplificador decae en $1/\sqrt{2}$ o 0.707 con respecto a la ganancia del amplificador a frecuencias medias. El ancho de banda del amplificador o *bandwidth* (BW) se define como

$$BW = f_H - f_L \tag{3.4}$$

En la figura 3.1.b se indica la respuesta en frecuencia de un amplificador sin condensadores de acoplo y desacoplo. En este caso el amplificador solo tiene frecuencia de corte superior al ser $f_L=0$ con capacidad de amplificar señales DC.




Figura 3.2. a) Red RC, b) Circuito equivalente a altas frecuencias, c) Circuito equivalente del anterior circuito a bajas frecuencias ($f=0$).

3.3.- Análisis de baja frecuencia: Diagrama de Bode

En la región de baja frecuencia, los condensadores externos de acoplo y desacoplo fijan la frecuencia de corte inferior. Los modelos que se utilizan para determinar esta f_L están basados en el análisis de redes RC. En la red RC de la figura 3.2.a es fácil observar que el condensador se comporta como una cortocircuito a frecuencias muy altas (figura 3.2.b) y un circuito abierto a frecuencias muy bajas (figura 3.2.c). En general, la relación entre la tensión de salida y entrada se expresa como

$$V_o = \frac{R}{R + X_C} V_i = \frac{R}{R + \frac{1}{2\pi f C j}} V_i \quad \text{⊗} \quad A_v = \frac{V_o}{V_i} = \frac{R}{R + \frac{j}{2\pi f C}} = \frac{1}{1 + \frac{j}{2\pi f RC}} \tag{3.5}$$

La magnitud de la relación 3.5 viene dada por

$$|A_v| = \left| \frac{V_o}{V_i} \right| = \frac{1}{\sqrt{1 + \left(\frac{1}{2\pi f RC} \right)^2}} \tag{3.6}$$

La frecuencia de corte inferior, f_L , se define como a la frecuencia a la cual $|A_v|$ decae en $1/\sqrt{2}$, es decir,

$$|A_v|_{f=f_L} = \frac{1}{\sqrt{2}} = \frac{1}{\sqrt{1 + \left(\frac{1}{2\pi f_L RC} \right)^2}} \quad \text{⊗} \quad f_L = \frac{1}{2\pi RC} \tag{3.7}$$

En términos de decibelios sería equivalente a

$$|A_v(\text{dB})|_{f=f_L} = 20 \log_{10} |A_v|_{f=f_L} = 20 \log_{10} \frac{1}{\sqrt{2}} = -3 \text{ dB} \tag{3.8}$$

Es decir, f_L se define como la frecuencia a la cual decae en 3 dB la ganancia del circuito respecto a la ganancia a frecuencias medias ($A_v=1$). Sustituyendo la ecuación 3.7 en 3.5, resulta

$$A_v = \frac{V_o}{V_i} = \frac{1}{1 + \frac{j}{2\pi f RC}} = \frac{1}{1 + \frac{f_L}{f} j} \tag{3.9}$$

La magnitud y fase de esta expresión compleja es

$$A_v = \frac{V_o}{V_i} = \frac{1}{\sqrt{1 + \left(\frac{f}{f_L}\right)^2}} \quad (3.10)$$

Desarrollando la expresión de la magnitud en términos de dB se obtiene

$$|A_v(\text{dB})| = 20 \log_{10} \frac{1}{\sqrt{1 + \left(\frac{f}{f_L}\right)^2}} = 10 \log_{10} \left[1 + \left(\frac{f}{f_L}\right)^2 \right]^{-1} \quad (3.10)$$

Para frecuencias bajas en donde $f \ll f_L$ (es decir, $f_L/f \gg 1$) entonces la anterior expresión se reduce a

$$|A_v(\text{dB})| \approx 10 \log_{10} \left(\frac{f_L}{f}\right)^2 = 20 \log_{10} \frac{f_L}{f} \quad (3.11)$$

Como se puede observar, la representación en escala logarítmica resulta muy útil para dibujar gráficamente expresiones en dB. En la gráfica de la figura 3.3 se muestra la respuesta frecuencial del circuito de la figura 3.2 y su representación en términos de dos segmentos que son las asíntotas de la anterior respuesta frecuencial. La primera asíntota indicaría el comportamiento del circuito para $f < f_L$ expresado a través de la ecuación 3.11. La segunda asíntota se obtiene para $f > f_L$ resultando un valor de $A_v = 0$ dB. La intersección de ambas líneas se produce para $f = f_L$ que corresponde con el punto -3dB de la respuesta frecuencial. La representación gráfica en términos de líneas asíntóticas y puntos asociados se denomina *diagrama de Bode*. A partir de este ejemplo se puede comprobar fácilmente que un cambio de frecuencia por un factor de 2, equivalente a una octava, corresponde a un cambio de 6 dB. De la misma manera, un cambio de frecuencia por una factor de 10, equivalente a una década, corresponde a un cambio de 20dB.




Figura 3.3. Diagrama de Bode del circuito de la figura 3.2.a.

Por último, a veces es interesante representar la fase en función de la frecuencia. En la figura 3.4 se indica la representación gráfica de la fase correspondiente a la ecuación 3.10 donde se puede observar como el desfase entre la entrada y salida varía entre 90° para frecuencias muy bajas a 0° para las altas frecuencias, siendo de 45° a f_L .




Figura 3.4. Fase del circuito de la figura 3.2.a.

3.4.- Respuesta a baja frecuencia de amplificadores básicos

La red RC analizada en el apartado anterior constituye una buena base para extender los conceptos establecidos al caso de amplificadores con condensadores externos de acoplo y desacoplo. Cuando se analiza los efectos de un condensador para determinar la f_L de un amplificador, las reactancias del resto de los condensadores son muy bajas, prácticamente un cortocircuito, en comparación con las impedancias del circuito. Bajo esta hipótesis, se puede deducir una ecuación basada en el principio de superposición en la cual la f_L se obtiene analizando la aportación individual de cada uno de los condensadores supuesto el resto de los condensadores externos en cortocircuito. La expresión de la frecuencia de corte de un amplificador es:

$$f_L = \frac{1}{2\pi \sum_i C_i R_{i0}} \tag{3.12}$$

donde C_i es un condensador externo y R_{i0} la resistencia vista a través de los terminales de este condensador, supuesto el resto de condensadores externos en cortocircuito. Una justificación intuitiva de la ecuación 3.12 se podría obtener analizando una red RC con múltiples condensadores. Extendiendo la ecuación 3.9, y bajo la hipótesis de polo dominante, a esta red resultaría

$$\frac{V_o}{V_i} H \frac{1}{1 + \frac{1}{\sum_i \frac{1}{f_{Li}^2}}}} = \frac{1}{1 + \frac{1}{\sum_i \frac{1}{f_{Li}^2}}}}, \text{ con } f_{Li} = \frac{1}{2\pi C_i R_{i0}} \tag{3.13}$$

siendo f_{Li} la aportación individual del condensador i a la frecuencia de corte inferior.

Como ejemplo de aplicación de la ecuación 3.12, en la figura 3.5 aparece un amplificador bipolar con tres condensadores externos C_S , C_E y C_C . La f_L viene dada por tres términos:

$$f_L = \frac{1}{2\pi R_{S0} C_S} + \frac{1}{2\pi R_{E0} C_E} + \frac{1}{2\pi R_{C0} C_C} = \frac{1}{2\pi (R_S + Z_i) C_S} + \frac{1}{2\pi (R_E \parallel Z_e) C_E} + \frac{1}{2\pi (R_L + Z_o) C_C} \tag{3.14}$$

El primer término corresponde a C_S . La resistencia asociada a este condensador está constituida por R_S en serie con la resistencia equivalente vista a la entrada del amplificador, supuesto el resto de los condensadores en cortocircuito, que corresponde con la impedancia de entrada del amplificador. La resistencia asociada al término

C_E es la R_E en paralelo con la impedancia equivalente vista desde el emisor del transistor. Por último, la resistencia asociada al término C_C es la resistencia de carga en serie con la impedancia de salida. Las expresiones de Z_i, Z_o y Z_e se indican en la figura 3.5.




Figura 3.5. Ejemplo de amplificador basado en un transistor bipolar cuyos efectos capacitivos introducen una frecuencia de corte inferior..

En la figura 3.6 muestra otro ejemplo correspondiente a un amplificador JFET que presenta frecuencia de corte inferior debido a la presencia de los condensadores C_G, C_S y C_D . De idéntica manera al caso anterior, aplicando la ecuación 3.12 se obtiene




Figura 3.6. Ejemplo de amplificador basado en un transistor JFET cuyos efectos capacitivos introducen una frecuencia de corte inferior.

3.5.- Teorema de Miller

En el comportamiento de alta frecuencia de un amplificador es importante las capacidades inter-terminales asociadas a los dispositivos activos. En amplificadores monoetapa inversores cuya ganancia está desfasada 180° (A_v es negativa) la capacidad de realimentación conectada entre la entrada y la salida influye de una manera significativa sobre la frecuencia de corte superior y limita su ancho de banda. Este fenómeno se denomina efecto Miller. En la figura 3.7 se muestra gráficamente la aplicación del teorema de Miller sobre la capacidad C_f . Esta

capacidad de realimentación se puede descomponer en dos, C_1 y C_2 , resultando el circuito equivalente de la derecha. A la capacidad C_1 se le denomina capacidad de entrada Miller e indica que en un amplificador inversor la capacidad de entrada se incrementa en un término que depende de la ganancia del amplificador y de la capacidad conectada entre los terminales entrada y salida del dispositivo activo. Obsérvese que si $A_v \gg 1$, entonces $C_1 \approx A_v C_f$ y $C_2 \approx C_f$.




Figura 3.7. Derivación del teorema de Miller aplicado a la capacidad C_f .

3.6.- Respuesta a alta frecuencia de transistores

Similar al análisis realizado en el apartado 3.3, en la figura 3.8.a se muestra una red RC con frecuencia de corte superior. Esta red a frecuencias bajas transmite la señal de salida a la entrada (figura 3.8.b) y a frecuencias altas el condensador se sustituye por un cortocircuito (figura 3.8.c) resultando que $V_o = 0$. El diagrama de Bode de la figura 3.8.d indica que el circuito tiene una frecuencia de corte superior, f_H , a partir de la cual la pendiente es de 20dB por década. Fácilmente se comprueba que la relación entre la tensión de salida y entrada de este circuito es

$$A_v = \frac{V_o}{V_i} = \frac{1}{1 + j \frac{f}{f_H}}; \text{ siendo } f_H = \frac{1}{2\pi RC} \tag{3.16}$$




Figura 3.8. Análisis en frecuencia de una red RC. a) Red RC con frecuencia de corte superior, b) circuito equivalente a bajas frecuencias, c) circuito equivalente a altas frecuencias, d) diagrama de Bode.

La determinación de la f_H en amplificadores básicos puede simplificarse si se hace la siguiente aproximación: las reactancias de cada uno de los condensadores de un amplificador que delimitan f_H es muy alta, prácticamente un circuito abierto, en comparación con las impedancias del resto del circuito. Es decir, el efecto de las reactancias de los condensadores a la frecuencia f_H todavía no es muy importante. Esto permite aplicar el principio de superposición estudiando la aportación individual de cada uno de los condensadores a la frecuencia de corte superior. Si se extiende la ecuación 3.16 a una red con múltiples condensadores se obtiene la siguiente expresión

$$\frac{V_o}{V_i} \approx \frac{1}{1 + \left\{ \frac{1}{\omega H_1} + \frac{1}{\omega H_2} \dots \right\} j} = \frac{1}{1 + \frac{j}{\omega H}}, \quad \text{con } H_i = \frac{1}{2C_i R_{i1}} \tag{3.17}$$

donde C_i es un condensador interno y R_{i1} la resistencia vista a través de los terminales de este condensador, supuesto el resto de condensadores externos en circuito abierto. Por consiguiente, la f_H se define como

$$f_H = \frac{1}{2\pi C_i R_{i1}} \tag{3.18}$$

3.6.1.- Modelo de alta frecuencia de transistores bipolares

Hay dos factores que definen el comportamiento en alta frecuencia de los transistores bipolares: la dependencia de la h_{fe} con la frecuencia y los condensadores internos. En la gráfica de la figura 3.9.a se observa esta dependencia y se definen dos frecuencias: f_β , frecuencia de corte superior que es la frecuencia a la cual decae en $1/\sqrt{2}$ (0.707) la h_{fe} a frecuencias medias especificada por $h_{fe\phi}$, y f_T , frecuencia de transición definida como la frecuencia a la cual la h_{fe} vale 1. El fabricante proporciona el valor de f_T en función de la corriente de colector (figura 3.9.b), siendo éste un parámetro importante que fija el ancho de banda del transistor.




Figura 3.9. a) Variación de la h_{fe} de un transistor bipolar con la frecuencia. b) Variación de f_T con I_C proporcionada por el fabricante para un transistor típico.




Figura 3.10. a) Modelo de pequeña señal y alta frecuencia de un transistor bipolar. b) Gráfica proporcionada por el fabricante para determinar las capacidades internas a un transistor; $C_{ib}=C_{be}$, $C_{ob}=C_{bc}$.

En la figura 3.10.a se muestra el modelo simplificado a alta frecuencia de un transistor bipolar. Está constituido por dos capacidades dominantes: C_{bc} o C_{ob} o C_c , y C_{be} o C_{ib} o C_e , las cuales varían con la tensión inversa (*reverse voltage*). C_{bc} se obtiene gráficamente calculando la V_{BC} del transistor (tensión inversa de la unión colector-base). C_{be} tiene asociada dos capacidades, difusión del emisor y de unión emisor-base. Al ser la primera mucho mayor que la segunda, esta capacidad se puede estimar como

$$C_{be} = \frac{I_C}{2qV_T} C_{bc} \tag{3.19}$$



siendo V_T el potencial térmico que vale 25mV a 25°C. La relación entre f_T y f_B y esas capacidades es la siguiente

$$f_T = h_{fe} f_B, \text{ siendo } f_B = \frac{1}{2\pi h_{ie} (C_{be} + C_{bc})} \text{ y } h_{fe} = \frac{h_{fe}}{1 + j\omega (C_{be} + C_{bc})} \tag{3.20}$$

3.6.2.- E-C en frecuencias altas: efecto Miller

El amplificador en emisor común, cuyo circuito equivalente en alterna se muestra en la figura 3.11.a, presenta una respuesta en frecuencia limitada por la capacidad de entrada. Para comprobar este efecto, el circuito equivalente de pequeña señal y alta frecuencia de la figura 3.11.b es transformado en el circuito equivalente de la figura 3.11.c si se aplica el teorema de Miller sobre la capacidad C_{bc} . Este teorema, descrito en el apartado 3.5, permite descomponer esa capacidad en dos, una de valor $(1-A_v)C_{bc}$ que se suma a C_{be} incrementando significativamente la capacidad de entrada C_i (*efecto Miller*) al ser $|A_v| \gg 1$, y otra de valor $(1/A_v)C_{bc}$ de pequeño valor cuyo efecto en la frecuencia de corte superior es despreciable y puede eliminarse. Fácilmente se determina la f_H de este circuito si aplicamos la ecuación 3.18 al condensador C_i se obtiene

$$f_H = \frac{1}{2\pi R_{i1} C_i} = \frac{1}{2\pi (R_S \parallel R_B \parallel h_{ie}) (C_{be} + (1 - A_v) C_{bc})} \tag{3.21}$$



3.6.3.- E-C con resistencia de emisor en frecuencias altas

La determinación de la f_H para la etapa básica emisor-común con resistencia de emisor indicada en el circuito

equivalente de alterna de la figura 3.12.a exige aplicar la ecuación 3.18 a los dos condensadores internos del transistor mostrados en la figura 3.12.b (con la aproximación de $h_{oe}H_0$), de forma que

$$H = \frac{1}{2R_{be}C_{be} + 2R_{bc}C_{bc}} \tag{3.22}$$

El cálculo de las resistencias equivalentes asociadas a cada uno de los condensadores, R_{be} y R_{bc} , resulta algo costosa. El procedimiento más sencillo consiste en sustituir cada condensador por una fuente de tensión v_x por la que circula una corriente i_x ; su resistencia asociada viene dada por el cociente entre v_x/i_x . En la figura 3.12.c se indica el circuito utilizado para determinar R_{be} y en la figura 3.12.d para la R_{bc} . A partir de las ecuaciones que se indican en la parte inferior de estas figuras es fácil comprobar que las expresiones que definen estas resistencias son

$$R_{be} = \frac{(R_S \parallel R_B + R_E)h_{ie}}{h_{ie} + R_S \parallel R_B + R_E(1 + h_{fe})} \tag{3.23}$$

3.6.4.- C-C en frecuencias altas

La configuración colector-común o seguidor de emisor es muy utilizada en el diseño de circuitos integrados como etapa de salida, etapa para desplazamiento de nivel en continua y su respuesta en frecuencia tiene considerable interés. En las figuras 3.13.a y 3.13.b se muestran los circuitos en alterna de un transistor en C-C y su equivalente en alterna. Comparando este último circuito con el de la figura 3.12.b, correspondiente a la configuración E-C con resistencia de emisor, se observa que son ambos idénticos salvo en la resistencia R_L , en este caso no aparece y en el anterior sí. Luego, las ecuaciones 3.22 y 3.23 son directamente aplicables con $R_L=0$, resultando la siguiente expresión

$$H = \frac{1}{2 \left\{ \frac{(R_S \parallel R_B + R_E)h_{ie}}{h_{ie} + R_S \parallel R_B + R_E(1 + h_{fe})} C_{be} + 2 \left[R_S \parallel R_B \parallel \left[h_{ie} + R_E(1 + h_{fe}) \right] \right] C_{bc} \right\}} \tag{3.24}$$




Figura 3.13. a) Modelo equivalente en alterna de un amplificador en colector común, b) Modelo de pequeña señal y alta frecuencia.

3.6.5.- B-C en frecuencias altas

La configuración B-C presenta baja impedancia de entrada, alta impedancia de salida, la ganancia en corriente es aproximadamente 1 y su ancho de banda es muy elevado. En las figuras 3.14.a y 3.14.b aparecen los circuitos en alterna en B-C y su equivalente en pequeña señal. Se puede observar fácilmente que no existe condensador de realimentación entre la entrada y salida (no existe efecto Miller). Además al ser $C_{bc} \ll C_{be}$, el efecto de C_{bc} en la f_H es despreciable. Bajo esta aproximación, se puede demostrar que la frecuencia de corte superior es aproximadamente la frecuencia de transición del transistor, es decir, $f_H = f_T$.




Figura 3.14. a) Modelo equivalente en alterna de un amplificador en base común, b) Modelo de pequeña señal y alta frecuencia.





Figura 3.15. a) Modelo de pequeña señal y alta frecuencia de un JFET, b) Variación de las capacidades C_{iss} , C_{rss} , y C_{oss} con la tensión V_{DS} .

3.6.6.- Modelo de alta frecuencia de transistores FET

El análisis en alta frecuencia de los amplificadores FET es similar al realizado para transistores bipolares. Los condensadores que limitan la frecuencia de operación de un FET son: capacidad puerta-fuente o C_{gs} , capacidad puerta-drenador o C_{gd} , y capacidad drenador-fuente o C_{ds} ; generalmente $C_{gs} \gg C_{gd}, C_{ds}$. En la figura 3.15.a se indica el modelo de pequeña señal y alta frecuencia para transistores FET. Por conveniencia, los fabricantes miden las capacidades de un FET en condiciones de cortocircuito a través de tres capacidades: C_{iss} o capacidad de entrada con salida cortocircuitada, C_{oss} o capacidad de salida con entrada cortocircuitada, y C_{rss} o capacidad de retroalimentación. Estas capacidades varían con la tensiones de polarización; por ejemplo, en la gráfica 3.15.b se indica el valor de estas capacidades en función de V_{DS} . La relación entre ambos tipos de capacidades es la siguiente

$$\begin{aligned} C_{ds} &= C_{oss} & C_{rss} \\ C_{gs} &= C_{iss} & C_{rss} \\ C_{gd} &= C_{rss} \end{aligned}$$

(3.25)

El efecto Miller descrito en un E-C también se produce en la configuración fuente-común de la figura 3.16.a. Como se puede observar en el circuito equivalente de pequeña señal de la figura 3.16.b, el terminal puerta de un FET no está aislado del de drenaje, sino que están conectados a través de C_{gd} . Según el teorema de Miller, esa capacidad puede descomponerse en dos: $(1-A_v)C_{gd}$ y $(1+1/A_v)C_{gd}$, siendo $A_v = -g_m R_D \parallel r_d$. Despreciando la segunda capacidad que se suma a C_{ds} , se observa que debido al efecto Miller se incrementa notablemente la capacidad de entrada (C_i) de puerta del FET. Al ser ésta la capacidad dominante, la frecuencia de corte superior viene dada como

$$|H| = \frac{1}{\sqrt{(R_S \parallel R_G) C_{gs} + (1 + g_m(R_D \parallel r_d)) C_{gd}}}$$

(3.26)




Figura 3.16. a) Amplificador JFET en fuente-común, b) Circuito equivalente en alta frecuencia..

La determinación de la f_H para el amplificador de la figura 3.17.a en donde el transistor JFET trabaja en la configuración drenador-común se puede realizar a partir del circuito de equivalente en alta frecuencia indicado en la figura 3.17.b. El análisis de este circuito no es simple y es preciso recurrir a las técnicas empleadas en el circuito de la figura 3.12. El resultado sería

$$|H| = \frac{1}{\sqrt{(R_S \parallel R_G) C_{gd} + 2 \frac{r_d R_F}{r_d + R_F + g_m r_d R_F} C_{ds} + 2 \frac{R_S \parallel R_G + r_d \parallel R_F}{1 + g_m (r_d \parallel R_F)} C_{gs}}}$$

(3.27)




Figura 3.17. a) Amplificador JFET en drenador común, b) Circuito equivalente en alta frecuencia..

3.7.- Respuesta en frecuencia de amplificadores multietapa

La respuesta en frecuencia de amplificadores multietapa de n-etapas puede ser determinada de una manera aproximada a partir de la respuesta en frecuencia de cada una de las etapas básicas. En el caso hipotético de que las etapas *no tengan interacción entre sí* y presenten igual frecuencia de corte superior e inferior, f_H y f_L , entonces las frecuencias de corte superior e inferior del amplificador completo, f_{HT} y f_{LT} , se definen como

$$\square_{HT} = \square_H \sqrt[n]{2^{1/n} - 1} \quad \text{y} \quad \square_{LT} = \square_L \frac{1}{\sqrt[n]{2^{1/n} - 1}} \tag{3.28}$$

En el caso de que las etapas básicas *no tengan interacción entre sí* y posean frecuencias de corte diferentes, f_{Hi} e f_{Li} , entonces la respuesta del amplificador completo es

$$\square_{LT} = \square_{L1} + \square_{L2} + \dots + \square_{Ln} \quad \text{y} \quad \square_{HT} = \frac{1}{1/\square_{H1} + 1/\square_{H2} + \dots + 1/\square_{Hn}} \tag{3.29}$$

En la práctica existe una interacción entre las etapas básicas. La ecuación 3.12 para determinar la frecuencia de corte inferior y la 3.18 para la superior pueden verse influidas por las impedancias de salida y de entrada de etapa básicas adyacentes a una dada, lo que complica el análisis del circuito completo. Un ejemplo sencillo se muestra en la figura 3.18 donde se muestran tres amplificadores básicos acoplados por condensadores. La ecuación 3.12 permite obtener la expresión de la frecuencia de corte inferior como

$$\square_{LT} = \frac{1}{2\square(R_S + Z_{i1})C_1} + \frac{1}{2\square(Z_{o1} + Z_{i2})C_2} + \frac{1}{2\square(Z_{o2} + Z_{i3})C_3} + \frac{1}{2\square(Z_{o3} + R_L)C_4} \tag{3.30}$$

Como se puede observar en la ecuación 3.30, la resistencia equivalente asociada a cada una de las etapas depende de las impedancias de entrada y salida de etapas próximas. En general, las etapas básicas interactúan entre sí debido a su acoplo de impedancias y tienen efecto en las expresiones de las frecuencias de corte superior e inferior, lo que complica su análisis.




Figura 3.18. Ejemplo de amplificador multietapa con condensadores de acoplo.

Problemas

P3.1 Demostrar el teorema de Miller indicado en la figura P3.1. Las impedancias equivalentes Z_1 y Z_2 se definen como: $Z_1=V_i/I_1$ y $Z_2=V_o/I_2$, siendo $I_1=-I_2$.




Figura P3.1

P3.2 Dibujar el diagrama de Bode de los circuitos de la figura P3.2.a, P3.2.b y P3.2.c.




Figura P3.2.a




Figura P3.2.b





Figura P3.2.c

P3.3 En el amplificador de la figura P3.3 se ha utilizado el transistor BC547B. Dibujar su diagrama de Bode especificando claramente la frecuencia de corte inferior y superior, y la ganancia de tensión a frecuencias medias. ¿Cuál es el ancho de banda del amplificador?. Indicar los componentes y parámetros que deben ser modificados para disminuir de una manera eficaz la frecuencia de corte inferior. Nota: $h_{re}=0$.




$V_{CC}=12\text{ V}$ $R_{B1}=300\text{k}\Omega$ $R_{B2}=150\text{k}\Omega$
 $R_C=3\text{k}\Omega$ $R_E=1\text{k}\Omega$ $R_S=1\text{k}\Omega$
 $R_E=330\Omega$ $R_L=10\text{k}\Omega$ $C_S=33\text{nF}$
 $C_E=33\mu\text{F}$ $C_C=33\text{nF}$

Figura P3.3

P3.4 Dibujar el diagrama de Bode del circuito de la figura P3.3 si se utiliza el transistor 2N3904. Nota: $h_{re}=0$.

P3.5 Determinar la frecuencia de corte inferior y superior del amplificador indicado en la figura P3.5. Nota: $h_{re}=0$.



$V_{EE}=4\text{ V}$ $V_{CC}=-16\text{ V}$ $R_E=1\text{k}\Omega$
 $R_C=3\text{k}\Omega$ $R_S=100\Omega$ $R_L=4\text{k}\Omega$
 $C_E=10\mu\text{F}$ $C_C=10\mu\text{F}$

Figura P3.5

P3.6 Calcular el valor de C_S para que la frecuencia de corte inferior del circuito de la figura P3.6 sea de 50Hz. Nota: $h_{re}=0$.




Figura P3.6

P3.7 Para el amplificador basado en un JFET de la figura P3.7, se pide:

- Punto de trabajo del transistor.
- Frecuencia de corte inferior.
- Frecuencia de corte superior.

Dato: Utilizar características del transistor de $V_{GS(off)}H-3.5V$.




Figura P3.7

P3.8 Determinar el ancho de banda del amplificador de la figura P3.8.

Dato: Utilizar características del transistor con $V_{GS(off)}H4V$.




Figura P3.8

P3.9 El amplificador multietapa de la figura P3.9 está constituido por un transistor JFET y un bipolar. Calcular la frecuencia de corte inferior del amplificador completo. ¿Qué condensador o condensadores tienen mayor peso en esta frecuencia de corte?. Determinar la frecuencia de corte superior. Dato: Utilizar características del transistor JFET de $V_{GS(off)}H-3.5V$ y suponer $h_{re}=0$.




Figura P3.9

P3.10 El circuito de la figura P3.10 corresponde a un amplificador cascode. Un amplificador en configuración cascode se caracteriza por tener dos transistores en serie; en este caso un E-C con un B-C. Calcular el ancho de banda del amplificador. Nota: suponer $h_{re}=h_{oe}=0$.




Figura P3.10

TEMA 4

Amplificadores realimentados

4.1.- Introducción

La realimentación (*feedback* en inglés) negativa es ampliamente utilizada en el diseño de amplificadores ya que presenta múltiples e importantes beneficios. Uno de estos beneficios es la estabilización de la ganancia del amplificador frente a variaciones de los dispositivos, temperatura, variaciones de la fuente de alimentación y envejecimiento de los componentes. Otro beneficio es el de permitir al diseñador ajustar la impedancia de entrada y salida del circuito sin tener que realizar apenas modificaciones. La disminución de la distorsión y el aumento del ancho de banda hace que la realimentación negativa sea imprescindible en amplificadores de audio y etapas de potencia. Sin embargo, presenta dos inconvenientes básicos. En primer lugar, la ganancia del amplificador disminuye en la misma proporción con el aumento de los anteriores beneficios. Este problema se resuelve incrementando el número de etapas amplificadoras para compensar esa pérdida de ganancia con el consiguiente aumento de coste. El segundo problema está asociado con la realimentación al tener tendencia a la oscilación lo que exige cuidadosos diseños de estos circuitos.




Figura 4.1. Diagrama de bloques de un circuito realimentado.

4.2.- Teoría básica de realimentación

La figura 4.1 describe el diagrama de bloques de un circuito realimentado constituido por un amplificador básico, una red de realimentación y un circuito mezclador o comparador. La señal de entrada X_s es restada en el mezclador con la señal X_f la cual es proporcional en un *factor de transmisión* β a la señal de salida X_o realimentada a través de la red de realimentación ($X_f = \beta X_o$). La señal que llega al amplificador básico X_i es $X_s - X_f$. La denominación de realimentación negativa se debe a que el amplificador básico amplifica la señal de entrada restada con una parte de la señal de salida.

La ganancia del amplificador realimentado A_f se define

$$A_f = \frac{X_o}{X_s} \tag{4.1}$$

pero como $X_i = X_s - X_f$, $A = X_o / X_i$ y $\beta = X_f / X_o$, fácilmente se comprueba que

$$A_f = \frac{A}{1 + \beta A} \tag{4.2}$$

La ganancia del amplificador realimentado A_f es la ganancia del amplificador básico A dividida por el *factor de desensibilidad* $D = 1 + \beta A$. La realimentación negativa se produce cuando $\beta A > 0$, luego $A_f < A$ ya que $D > 1$. La realimentación positiva se produce cuando $\beta A < 0$ y da lugar a circuitos no lineales.

La teoría de realimentación exige considerar una serie de suposiciones para que sean válidas las expresiones que se van a obtener seguidamente. Estas suposiciones son

- La señal de entrada se transmite a la salida a través del amplificador básico y no a través de la red de realimentación.
- La señal de realimentación se transmite de la salida a la entrada únicamente a través de la red de realimentación y no a través del amplificador básico.
- El factor β es independiente de la resistencia de carga (R_L) y de la fuentes (R_S).

En las dos primeras suposiciones se aplica el criterio de unidireccionalidad: $X_s \square X_o$ a través de A , $X_o \square X_f$ a través de β . Estas suposiciones hacen que el análisis de circuitos aplicando teoría de realimentación y sin ella difieran mínimamente. Sin embargo, la teoría de realimentación simplifica enormemente el análisis y diseño de amplificadores realimentados y nadie aborda directamente un amplificador realimentado por el enorme esfuerzo que exige.

4.2.1.- Estabilidad de la amplificación

Las variaciones debidas al envejecimiento, temperatura, sustitución de componentes, etc..., hace que se produzca variaciones en el amplificador básico y, por consiguiente, al amplificador realimentado. Este efecto puede ser analizado diferenciando la ecuación 4.2

$$\frac{dA_f}{dA} = \frac{(1 + \beta A) - \beta A}{(1 + \beta A)^2} \tag{4.3}$$

resolviendo y aplicando calculo incremental resulta

$$\frac{\Delta A_f}{A_f} = \frac{-\beta A}{1 + \beta A} \frac{\Delta A}{A} \tag{4.4}$$

Así, por ejemplo, si $D = 1 + \beta A = 100$ y A sufre una variación del 10% ($\Delta A / A = 0.1$) entonces la ganancia del amplificador realimentado sólo varía en un 0.1% ($\Delta A_f / A_f = 0.001$). Con ello, se estabiliza la ganancia del amplificador realimentado a variaciones del amplificador básico.

La ganancia de un amplificador puede hacerse totalmente dependiente de la red de realimentación e independiente del amplificador básico. Si, $\beta A \gg 1$, la ecuación 4.2 se puede simplificar en

$$A_f \approx \frac{H}{\beta} \approx \frac{1}{\beta} \quad (4.5)$$

Los peores enemigos de la estabilidad suelen ser los elementos activos (transistores). Si la red de realimentación contiene solamente elementos pasivos estables se logra una alta estabilidad si se verifica la ecuación 4.5.

4.2.2.- Reducción de la distorsión

La realimentación negativa en amplificadores reduce las características no lineales del amplificador básico y, por consiguiente, reduce su distorsión. Como ejemplo, en la figura 4.2.a se muestra la característica de transferencia en tensión no-lineal de un amplificador que presenta dos ganancias A_1 y A_2 . La aplicación de una realimentación negativa reduce fuertemente esa distorsión tal como se describe en la figura 4.2.b. Más aún, si se verifica $\beta A_1, \beta A_2 \gg 1$, entonces la ecuación 4.5 indica que la distorsión puede ser eliminada al ser independiente de la ganancia del amplificador.




Figura 4.2. a) VTC del amplificador básico. b) VTC del amplificador realimentado.

4.2.3.- Producto ganancia-ancho de banda

Una de las características más importantes de la realimentación es el aumento del ancho de banda del amplificador que es directamente proporcional al factor de desensibilización $1+\beta A$. Para demostrar esta característica, consideremos un amplificador básico que tiene una frecuencia de corte superior f_H . La ganancia de este amplificador se puede expresar como (ver apartado 3.6 del tema 3)

$$A = \frac{A_o}{1 + j\omega/\omega_H} \quad (4.6)$$

siendo A_o la ganancia a frecuencias medias y f la frecuencia de la señal de entrada. Sustituyendo (4.6) en la ecuación general (4.2) de un amplificador realimentado se obtiene

$$A_f = \frac{\frac{A_o}{1 + j\omega/\omega_H}}{1 + \frac{A_o}{1 + j\omega/\omega_H}} = \frac{A_{of}}{1 + j\omega/\omega_H} \quad (4.7)$$

siendo A_{of} la ganancia a frecuencias medias del amplificador realimentado y f_{Hf} su frecuencia de corte superior, de forma que

$$A_{of} = \frac{A_o}{1 + \beta A_o} \quad \text{y} \quad f_{Hf} = f_H(1 + \beta A_o) \tag{4.8}$$

Se comprueba que la ganancia del amplificador realimentado a frecuencias medias (A_{of}) es igual a la ganancia de amplificador básico a frecuencias medias (A_o) dividida por $1 + \beta A_o$. Asimismo, la frecuencia de corte del amplificador realimentado (f_{Hf}) es igual a la frecuencia de corte del amplificador básico (f_H) multiplicado por $1 + \beta A_o$. De la misma manera, un amplificador realimentado, cuyo amplificador básico tenga una frecuencia de corte inferior f_L , tiene una frecuencia de corte inferior f_{Lf} definida por

$$f_{Lf} = \frac{f_L}{(1 + \beta A_o)} \tag{4.9}$$

En el caso de verificar que $f_H \gg f_L$, y por consiguiente $f_{Hf} \gg f_{Lf}$, el producto ganancia ancho de banda no se ha modificado por la presencia de la realimentación, es decir,

$$A_{of} \sum f_{Hf} = A_o \sum f_H = \text{Cte} . \tag{4.10}$$

Las ecuaciones 4.8 y 4.9 quedan reflejadas en la gráfica de la figura 4.3. Sin realimentación, el ancho de banda es $f_H - f_L$ y con ella es $f_{Hf} - f_{Lf}$; se puede observar claramente que $f_{Hf} - f_{Lf} > f_H - f_L$, luego se aumenta el ancho de banda. Sin embargo, este aumento es proporcional a la disminución de la ganancia del amplificador realimentado (A_{of}). Por ejemplo, si a un amplificador con una $A_o = 1000$ con una $f_H = 200\text{kHz}$ se le introduce una realimentación tal que $1 + A_o\beta = 20$, entonces su f_{Hf} aumenta hasta 4MHz aunque su ganancia disminuye a $A_{of} = 50$.




Figura 4.3. Respuesta en frecuencia de un amplificador sin y con realimentación.

4.3.- Clasificación de los amplificadores

La aplicación de la teoría de realimentación permite obtener cuatro tipos de modelos equivalentes de amplificadores: amplificador de tensión, amplificador de corriente o intensidad, amplificador de transconductancia y amplificador de transresistencia. Esta clasificación está basada en la magnitud de las impedancias de entrada y salida del amplificador en relación con las impedancias de la fuente y de carga respectivamente. Estos modelos

son equivalentes entre sí y están relacionados a través de unas ecuaciones que se van a describir a continuación.

- **Modelo equivalente en tensión.** La figura 4.4 muestra el modelo equivalente en tensión de un amplificador. Este modelo es adecuado cuando

$$\begin{aligned} Z_i &\gg R_S \\ Z_o &\ll R_L \end{aligned} \tag{4.11}$$

El amplificador de tensión ideal se caracteriza por $Z_i = \infty$ y $Z_o = 0$. Las características de transferencia entre la entrada y salida sin resistencia de carga (A_v) y con resistencia de carga (A_{vL}) se definen como

$$A_v = \left. \frac{v_o}{v_i} \right|_{R_L = \infty} \quad \text{y} \quad A_{vL} = \frac{R_L}{R_L + Z_o} A_v \tag{4.12}$$




Figura 4.4. Modelo equivalente en tensión.

- **Modelo equivalente en corriente.** La figura 4.5 muestra el modelo equivalente en corriente o intensidad de un amplificador. Este modelo es adecuado cuando

$$\begin{aligned} Z_i &\ll R_S \\ Z_o &\gg R_L \end{aligned} \tag{4.13}$$




Figura 4.5. Modelo equivalente en corriente o intensidad.

El amplificador de corriente ideal se caracteriza por $Z_i = 0$ y $Z_o = \infty$. Las características de transferencia entre la entrada y salida sin resistencia de carga (A_i) y con resistencia de carga (A_{iL}) se definen como

$$A_i = \left. \frac{i_o}{i_i} \right|_{R_L = \infty} \quad \text{y} \quad A_{iL} = \frac{Z_o}{R_L + Z_o} A_i \tag{4.14}$$

La relación entre A_i y A_v , y A_I y A_V es

$$\boxed{A_v = A_i \frac{Z_o}{Z_i} \quad \text{y} \quad A_V = A_I \frac{R_L}{Z_i}} \quad (4.15)$$

• **Modelo equivalente de transresistencia.** La figura 4.6 se muestra el modelo equivalente en transresistencia de un amplificador. Este modelo es adecuado cuando

$$\begin{aligned} Z_i &\ll R_S \\ Z_o &\ll R_L \end{aligned} \quad (4.16)$$

El amplificador de transresistencia ideal se caracteriza por $Z_i=0$ y $Z_o=0$. Las características de transferencia entre la entrada y salida sin resistencia de carga (R_m) y con resistencia de carga (R_M) se definen como

$$R_m = \left. \frac{v_o}{i_i} \right|_{R_L=0} \quad \text{y} \quad R_M = \frac{R_L}{R_L + Z_o} R_m \quad (4.17)$$

La relación entre la R_m y A_v , y la R_M y A_V es

$$\boxed{R_m = \left. \frac{v_o}{i_i} \right|_{R_L=0} = \frac{v_o}{i_i} \bigg|_{Z_i=0} = Z_i A_v \quad \text{y} \quad R_M = \left. \frac{v_o}{i_i} \right|_{R_L} = \frac{R_L}{R_L + Z_o} Z_i A_v = Z_i A_V} \quad (4.18)$$




Figura 4.6. Modelo equivalente de transresistencia.

• **Modelo equivalente de transconductancia.** La figura 4.7 muestra el modelo equivalente en transconductancia de un amplificador. Este modelo es adecuado cuando

$$\begin{aligned} Z_i &\gg R_S \\ Z_o &\gg R_L \end{aligned} \quad (4.19)$$

El amplificador de transconductancia ideal se caracteriza por $Z_i=0$ y $Z_o=0$. Las características de transferencia entre la entrada y salida sin resistencia de carga (G_m) y con resistencia de carga (G_M) se definen como

$$\left. \frac{i_o}{v_i} \right|_{R_L=0} \quad \text{y} \quad G_M = \frac{Z_o}{R_L + Z_o} G_m \quad (4.20)$$

La relación entre la G_m y A_i , y G_M y A_I es

$$G_m = \left. \frac{i_o}{v} \right|_{R_L \rightarrow 0} = \left. \frac{i_o}{v_i} \right|_{R_L \rightarrow 0} = \frac{A_i}{Z_i} \quad \text{y} \quad G_M = \frac{A_I}{Z_i} \quad (4.21)$$




Figura 4.7. Modelo equivalente de transconductancia.

4.4.- Configuraciones básicas de los amplificadores realimentados

Un amplificador es diseñado para responder a tensiones o corrientes a la entrada y para suministrar tensiones o corrientes a la salida. En un amplificador realimentado, el tipo de señal muestreada a la salida (corriente o tensión) y el tipo de señal mezclada a la entrada (tensión o corriente) dan lugar a cuatro tipos de topologías: 1) realimentación de tensión en serie o nudo-malla o nudo-serie, 2) realimentación de corriente en serie o malla-malla o malla-serie, 3) realimentación de corriente en paralelo o malla-nudo o malla-paralelo, y 4) realimentación de tensión en paralelo o nudo-nudo o nudo-paralelo.

MUESTREO		MEZCLADO
V paralelo	V en serie (A_V)	V serie
	M)	
)	
I serie	I en paralelo (A_I)	I paralelo

Figura 4.8. Topologías de amplificadores realimentados.

En la figura 4.8 se indica gráficamente las cuatro posibles topologías en función de la señal muestreada a la salida y la señal mezclada en la entrada. Además, cada una de las topologías condiciona el tipo de modelo de pequeña señal utilizado para el amplificador básico. Una realimentación V en serie utiliza el modelo equivalente de tensión (A_V) del amplificador, una realimentación V en paralelo el modelo de transresistencia (R_M), una realimentación I en serie el de transconductancia (G_M) y una realimentación I en paralelo el de corriente (A_I).

Una de las dificultades más importantes que surgen en el análisis de amplificadores realimentados es identificar correctamente la topología o tipo de amplificador realimentado. Un error en esta fase inicial origina un incorrecto análisis del circuito. La figura 4.9 describe dos estructuras típicas de muestreo de la señal de salida. En el muestreo de tensión o paralelo o nudo (figura 4.9.a) la red de realimentación se encuentra conectada directamente al nudo de salida. En el muestreo de corriente o serie o malla (figura 4.9.b) se realiza aprovechando

la propiedad de que en un transistor en la región lineal la intensidad de colector y emisor son prácticamente idénticas. De esta manera, el muestreo de la corriente de salida (i_o) se realiza a través de la corriente de emisor (i_e) del transistor de salida ($i_e \sim i_o$).




Figura 4.9. Estructuras típicas para muestrear la señal de salida de un amplificador realimentado: a) muestreo tensión o paralelo y b) muestreo corriente o serie.




Figura 4.10. Estructuras típicas para mezclar la señal de entrada de un amplificador realimentado: a) corriente o paralelo y, b) compensación de tensión o serie.

En la figura 4.10 se indican dos estructuras típicas que permiten mezclar la señal de entrada con la señal de la red de realimentación. En la estructura de corriente o nudo o paralelo (figura 4.10.a) la red de realimentación mezcla la corriente de entrada (i_{si}) con la corriente realimentada (i_f) de forma que la corriente de entrada al amplificador básico es $i_i = i_{si} - i_f$. En la estructura de tensión o malla o serie (figura 4.10.b) la red de realimentación mezcla la tensión de entrada (v_{si}) con la tensión realimentada (v_f) de forma que la tensión de entrada al amplificador básico es $v_i = v_{si} - v_f$.

4.5.- Realimentación de tensión en serie

En la figura 4.11.a se muestra la topología de un amplificador realimentado con muestreo de tensión y mezclado de tensión o serie, es decir, se trata de un amplificador realimentado de tensión en serie. El amplificador básico tiene modelo equivalente en tensión constituido por z_i , z_o y a_v . La red de realimentación se modela a través de la red bipuerta (figura. 4.11.b) constituido por los parámetros Z_{1f} , Z_{2f} y β que se obtienen al aplicar las

ecuaciones de la figura 4.11.c. Este modelo bipuerta no incluye el parámetro de transferencia entrada-salida ya que se aplican las suposiciones descritas en el apartado 2; en este caso la señal de salida se transmite a la entrada a través de la red de realimentación y no viceversa. Normalmente, es imposible separar el amplificador básico de la red de realimentación al formar un único circuito. En este caso, se construye el amplificador básico ampliado en el cual se incorpora los parámetros Z_{1f} y Z_{2f} al amplificador básico tal como se muestra el circuito de la figura 4.12. A continuación se van a analizar y extraer las ecuaciones de comportamiento del un amplificador realimentado de la figura 4.12.




Figura 4.11. Topología ideal de un amplificador realimentado de tensión en serie. a) amplificador realimentado, b) y c) modelo bipuerta de la red de realimentación.




Figura 4.12. Nueva topología de un amplificador realimentado de tensión en serie.

• **Impedancia de entrada.** La impedancia de entrada del amplificador realimentado es $Z_{if} = v_{si}/i_i$ y $Z_{sf} = R_s + Z_{if}$. Esta relación se obtiene fácilmente analizando el circuito equivalente de la figura 4.12 que permite extraer las siguientes ecuaciones

$$\left\{ \begin{array}{l} v_{si} = v_i + v_f \\ v_i = i_i Z_i \\ v_f = v_o \\ A_V = \frac{v_o}{v_i} = A_v \frac{R_L}{R_L + Z_o} \end{array} \right. \quad (4.22)$$

Resolviendo (4.22) se comprueba que

$$\boxed{Z_{if} = \frac{v_{is}}{i_i} = Z_i(1 + A_v)} \quad (4.23)$$

siendo

$$\boxed{A_v = \lim_{R_L \rightarrow \infty} A_V} \quad (4.24)$$

Luego la impedancia de entrada de un amplificador realimentado con tensión en serie aumenta la impedancia de entrada del amplificador básico en $(1 + \beta A_v)$.

• **Ganancia en tensión.** La ganancia en tensión del amplificador realimentado se define $A_{Vf} = v_o/v_{si}$ y $A_{Vsf} = v_o/v_s$. Esta relación se obtiene fácilmente resolviendo las siguientes ecuaciones

$$\left\{ \begin{array}{l} v_{si} = v_i + v_f \\ v_f = v_o \\ A_V = \frac{v_o}{v_i} = A_v \frac{R_L}{R_L + Z_o} \end{array} \right. \quad (4.25)$$

$$\boxed{A_{Vf} = \frac{v_o}{v_{si}} = \frac{v_o}{v_i} \frac{v_i}{v_{si}} = A_v \frac{Z_i}{Z_i + Z_{if}} \quad \text{y} \quad A_{Vsf} = \frac{v_o}{v_s} = A_{Vf} \frac{Z_{if} + R_s}{Z_{if}}} \quad (4.26)$$

resultando que

$$\frac{v_o}{v_{si}} = \frac{A_v}{1 + A_v} \quad \frac{v_o}{v_s} = \frac{Z_{if}}{Z_{if} + R_s} \quad (4.26)$$

• Impedancia de salida. La impedancia de salida Z_{of} y Z'_{of} se define

$$\frac{v_o}{i_o} \Big|_{v_s=0} \quad \text{y} \quad Z_{of} = Z_{of} \parallel R_L \quad (4.27)$$

La expresión de estas impedancias se obtienen resolviendo

$$v_o = i_o Z_{of} \quad \text{para} \quad v_s = 0$$

$$v_o = i_o Z_{of} + A_v v_i \quad (4.28)$$

$$Z_{of} = \frac{Z_i}{1 - A_v}$$

$$v_i = \pm \frac{Z_i}{Z_i + R_s}$$

o

cuyo resultado es

$$Z_{of} = \frac{Z_o}{1 + \frac{Z_i}{Z_i + R_S} \cdot A_v} \quad \text{o} \quad Z_{of} = \frac{Z_o}{1 + A_v} \quad \text{si } R_S = 0 \tag{4.29}$$

De forma que

$$Z_{of}^{\circ} = Z_{of} \parallel R_L = \frac{Z_{of} R_L}{Z_{of} + R_L} = \frac{Z_o \parallel R_L}{1 + \frac{Z_i}{Z_i + R_S} \cdot A_v} \quad \text{o} \quad Z_{of}^{\circ} = \frac{Z_o \parallel R_L}{1 + A_v} \quad \text{si } R_S = 0 \tag{4.30}$$

en donde A_v y A_v están relacionadas por la ecuación 4.25. Luego la impedancia de salida (Z_{of}) de un amplificador realimentado con tensión en serie reduce la impedancia de salida (Z_o) del amplificador básico.

4.5.1.- Ejemplo de un amplificador realimentado V en serie

Los conceptos teóricos desarrollados en los anteriores apartados van a ser aplicados en el análisis del amplificador realimentado de la figura 4.13. Se pretende determinar la amplitud de la tensión de salida v_o para la tensión de entrada $v_s=10\text{mV}$ senwt. Se trata de un amplificador básico de dos etapas que tiene una red de realimentación constituida por las resistencias R_{f1} y R_{f2} . El tipo de realimentación es tensión en serie.




Figura 4.13. Amplificador realimentado de V en serie.




Figura 4.14. Parámetros de la red de realimentación.


• **Análisis de la red de realimentación.** La inserción de una red de realimentación constituida por resistencias produce necesariamente una modificación de las características en el amplificador básico. Para estudiar este efecto, se obtiene en primer lugar el modelo bipuerta de la red de realimentación. En la figura 4.14 se describe los parámetros de la red de realimentación: β constituye el factor de realimentación y Z_{1f} y Z_{2f} son las impedancias equivalentes de entrada y salida.

• **Amplificador básico ampliado.** En la figura 4.15 se indica el circuito equivalente del amplificador básico que tiene incorporado las impedancias de entrada y salida (Z_{1f} , Z_{2f}) de la red de realimentación. Por ello, a este circuito se le denomina amplificador básico ampliado descrito en la topología del circuito de la figura 4.12. La realimentación ha sido eliminada haciendo $\beta=0$ y, por consiguiente, anulando la fuente de tensión dependiente de la tensión de salida v_o ; el amplificador básico ampliado no tiene realimentación. Además, R_{B1} y R_{B2} aunque sean resistencias de polarización de Q1 no pertenecen al amplificador básico. De esta manera, el circuito de entrada está constituido por el equivalente Thevenin de R_S , R_{B1} , R_{B2} y v_s .

$$R_L^{\text{C}} = R_{L1} \parallel R_{B3} \parallel R_{B4} = 6.7k\Omega$$

$$R_S^{\text{C}} = R_S \parallel R_{B1} \parallel R_{B2} = 0.59k\Omega$$

$$v_s^{\text{C}} = \frac{R_{B1} \parallel R_{B2}}{R_S + R_{B1} \parallel R_{B2}} v_s \text{ E } v_s$$



Amplificador ampliado sin realimentación

Figura 4.15. Amplificador básico ampliado sin realimentación.

El modelo equivalente en tensión del amplificador básico ampliado es:

$$Z_i = h_{ie1} + (1 + h_{fe1})Z_{1f} = 6.1k\Omega$$

$$Z_o = Z_{2f} = 4.8k\Omega$$

$$A_v = \frac{L}{L} = 835$$

$$A_v = \frac{R_{L2}}{Z_o + R_{L2}} \quad A_v = 835$$

• **Análisis del amplificador realimentado.** Las características del amplificador realimentado se obtienen utilizando las ecuaciones 4.23, 4.26, 4.29 y 4.30:

$$Z_{if} = Z_i(1 + A_v) = 112k\Omega$$

$$Z_{of} = \frac{Z_o}{1 + \frac{Z_i}{Z_i + R_S^{\text{C}}} A_v} = 145\Omega$$

$$Z_{of}^{\circ} = Z_{of} \parallel R_L = 140 \Omega$$

$$A_{Vf} = \frac{A_V}{1 + A_V} = 45.4$$

$$A_{Vsf} = \frac{Z_{if}}{Z_{if} + R_S^{\circ}} A_{Vf} H A_{Vf} = 45.4$$

Luego, el dato que se pide en este problema es $v_o = A_{Vsf} v_s H A_{Vf} v_s = 45.4 \cdot 10 \text{ mV} = 0.454 \text{ V}$ (amplitud).

4.6.- Realimentación de corriente en paralelo

En la figura 4.16.a se muestra la topología de un amplificador realimentado con muestreo de corriente y mezclado de corriente o paralelo, es decir, se trata de un amplificador realimentado de corriente en paralelo. Similar al desarrollo del anterior apartado, con el amplificador (z_i , z_o y a_i) y la red de realimentación (figura 4.16.b) se construye el amplificador básico ampliado (Z_i , Z_o y A_i) tal como se muestra el circuito de la figura 4.17 que incluye el efecto de la realimentación a través de la fuente dependiente βi_o . A continuación se van a analizar y extraer las ecuaciones de comportamiento del amplificador realimentado de la figura 4.17.




Figura 4.16. Topología ideal de un amplificador realimentado de I en paralelo. a) Amplificador realimentado, b) y c) modelo bipuerta de la red de realimentación.




Figura 4.17. Nueva topología de un amplificador realimentado de I en paralelo.

• **Impedancia de entrada.** La impedancia de entrada del amplificador realimentado es $Z_{if} = v_i / i_{si}$ y $Z_{sf} = R_S + Z_{if}$. Esta relación se obtiene resolviendo las siguientes ecuaciones

$$\begin{cases} i_{si} = i_i + i_f \\ v_i = i_i Z_i \\ i_f = i_o \\ A_I = \frac{i_o}{i_i} = A_i \frac{Z_o}{R_L + Z_o} \end{cases} \quad (4.31)$$

De forma que

$$Z_{if} = \frac{v_i}{i_{si}} = \frac{Z_i}{1 + A_I} \quad (4.32)$$


siendo

$$A_i = \lim_{R_L \rightarrow 0} A_I \quad (4.33)$$

Luego la impedancia de entrada de un amplificador realimentado con I en paralelo reduce la impedancia de entrada del amplificador básico en $(1 + \beta A_I)$.

• **Ganancia en corriente.** Se define $A_{if} = i_o / i_{si}$ y $A_{Isf} = i_o / i_s$. Esta relación se obtiene fácilmente resolviendo las siguientes ecuaciones

$$\begin{cases} i_f = i_o \\ A_I = \frac{i_o}{i_i} = A_i \frac{Z_o}{R_L + Z_o} \end{cases} \quad \text{L} \quad \begin{cases} i_{si} = i_i + i_f \end{cases}$$



Z

o

f

resultando que (4.34)

$$\frac{i_o}{i_{si}} = \frac{A_I}{1 + A_I} \quad \frac{i_o}{i_s} = \frac{R_s}{Z_{if} + R_s} \quad (4.35)$$

$$A_{If} = \quad = \quad y \quad A_{Isf} = \quad = A_{If}$$

- **Impedancia de salida.** Las impedancias de salida Z_{of} y Z'_{of} se definen

$$Z_{of} = \left. \frac{v_o}{i_o} \right|_{i_s=0} \quad \text{y} \quad Z'_{of} = Z_{of} \parallel R_L \tag{4.36}$$

Las expresiones de estas impedancias se obtienen resolviendo las siguientes ecuaciones

$$\begin{cases} i_i = \pm \frac{R_S}{Z_i + R_S} i_o \quad \text{para} \quad i_s = 0 \\ i_o = i_o \quad \text{---} \quad i_f = \pm \\ v_o = (A_i i_i + i_o) Z_o \end{cases} \tag{4.37}$$

cuyo resultado es

$$Z_{of} = Z_o \left\{ 1 + \frac{R_S}{Z_i + R_S} A_i \right\} \quad \text{o} \quad Z_{of} = Z_o (1 + A_i) \quad \text{si} \quad R_S = 0 \tag{4.38}$$

De forma que

$$Z'_{of} = Z_{of} \parallel R_L = Z_o \parallel R_L \frac{1 + \frac{R_S}{Z_i + R_S} A_i}{1 + \frac{R_S}{Z_i + R_S} A_i} \quad \text{o} \quad Z'_{of} = Z_o \parallel R_L \frac{1 + A_i}{1 + A_i} \quad \text{si} \quad R_S = 0 \tag{4.39}$$

Luego la impedancia de salida (Z_{of}) de un amplificador realimentado con I en paralelo aumenta la impedancia de salida (Z_o) del amplificador básico.

4.6.1.- Ejemplo de un amplificador realimentado I en paralelo

En la figura 4.18 se muestra el circuito equivalente de pequeña señal de un amplificador realimentado I en paralelo. Se va a aplicar la teoría de realimentación para calcular la ganancia en tensión $A_{Vsf} = v_o/v_s$ y la impedancia Z_s .





Figura 4.18. Circuito equivalente de pequeña señal de un amplificador realimentado de I en paralelo.

• **Análisis de la red de realimentación.** Se obtiene el modelo equivalente de la red de realimentación aplicando las ecuaciones de la figura 4.19. Es importante destacar que la red de realimentación no muestrea directamente la i_o , sino que utiliza la propiedad del transistor bipolar por la cual $i_e \approx -i_o$ al despreciarse la corriente de base frente a la de colector. Luego, el parámetro de realimentación β debe ser referido a i_o .



$$Z_{2f} = \left. \frac{v_{of}}{i_e} \right|_{v_{if}=0} = R_{f1} \parallel R_{f2} \quad E \quad R_{f2} = 50\text{k}\Omega$$

$$Z_{1f} = \left. \frac{v_{if}}{i_{if}} \right|_{i_e=0} = R_{f1} + R_{f2} = 1.25\text{k}\Omega$$

$$\beta = \left. \frac{i_{if}}{i_e} \right|_{v_{if}=0} = \frac{R_{f2}}{R_{f2} + R_{f1}} = 0.04$$

Pero referida a i_o

$$\beta = \left. \frac{i_{if}}{i_e} \right|_{v_{if}=0} = \left. \frac{i_{if}}{i_o} \right|_{v_{if}=0} = + \frac{R_{f2}}{R_{f2} + R_{f1}} = 0.04$$

Figura 4.19. Parámetros de la red de realimentación.

• **Amplificador básico ampliado.** La figura 4.20 indica el circuito equivalente del amplificador básico que tiene incorporado las impedancias equivalentes (Z_{1f} , Z_{2f}) de la red de realimentación. Además, se utiliza el equivalente Norton del circuito de entrada por compatibilidad con el modelo equivalente en corriente que se va a obtener a continuación. Los parámetros del modelo equivalente en corriente del amplificador básico ampliado de la figura 4.20 son

$$Z_o =$$

$$Z_i = Z_{1f} \parallel h_{ie1} = 585\Omega$$

$$A_i = h_{fe1} h_{fe2} \frac{R_{L1} Z_{1f}}{R_{L1} + h_{ie1} + (1 + h_{fe1}) Z_{2f} h_{ie1} + Z_{1f}} = 600$$

$$A_I = A_i \quad \text{al ser} \quad Z_o =$$




Figura 4.20. Amplificador básico ampliado sin realimentación.

• **Análisis del amplificador realimentado.** Las características del amplificador realimentado se obtienen utilizando las ecuaciones 4.32, 4.35, 4.38 y 4.39:

$$Z_{if} = \frac{Z_i}{1 + \beta A_I} = 23.4 \Omega$$

$$Z_{of} = \quad y \quad Z_{of}^{\circ} = R_{L2} = 500 \Omega$$

$$A_{If} = \frac{A_I}{1 + \beta A_I} = 24$$

Una vez calculado la A_{If} , se obtiene la A_{Vsf} mediante la ecuación 4.15:

$$A_{Vf} = A_{If} \frac{R_{L2}}{Z_{if}} = 512.8$$

$$A_{Vsf} = \frac{Z_{if}}{Z_{if} + R_S} A_{Vf} = 9.8$$

$$Z_s = R_S + Z_{if} = 1223.4 \Omega$$

y la Z_s

$$Z_s = R_S + Z_{if} = 1223.4 \Omega$$

4.7.- Realimentación de tensión en paralelo

En la figura 4.21.a se muestra la topología de un amplificador realimentado con muestreo de tensión y mezclado de corriente o paralelo, es decir, se trata de un amplificador realimentado de tensión en paralelo. Similar en desarrollo a los anteriores apartados, con el amplificado básico (z_i , z_o y r_m) y la red de realimentación (figura 4.21.b) se construye el amplificador básico ampliado (Z_i , Z_o y R_m) tal como se indica en el circuito de la figura 4.22 que incluye la realimentación en la fuente dependiente βv_o . A continuación se van a analizar y extraer las ecuaciones de este amplificador realimentado.

• Impedancia de entrada. La impedancia de entrada del amplificador realimentado es $Z_{if} = v_i / i_{si}$ y $Z_{sf} = R_s || Z_{if}$. Fácilmente se puede comprobar que

$$Z_{if} = \frac{v_i}{i_{is}} = \frac{Z_i}{(1 + \beta R_M)} \tag{4.40}$$

siendo

$$R_M = \frac{R_L}{Z_o + R_L} R_m \quad y \quad R_m = \lim_{R_L \rightarrow \infty} R_M \tag{4.41}$$

Luego la impedancia de entrada de un amplificador realimentado con V en paralelo reduce la impedancia de entrada del amplificador básico en $(1 + \beta R_M)$.

• Ganancia en transresistencia. Se define $R_{Mf} = v_o / i_{si}$ y $R_{MSf} = v_o / i_s$. Estas relaciones son

$$R_{Mf} = \frac{v_o}{i_{si}} = \frac{R_M}{1 + \beta R_M} \quad y \quad R_{MSf} = \frac{v_o}{i_s} = R_{Mf} \frac{R_S}{Z_{if} + R_S} \tag{4.42}$$




Figura 4.21. Topología ideal de un amplificador realimentado de V en paralelo. a) Amplificador realimentado, b) y c) modelo bipuerta de la red de realimentación.




Figura 4.22. Nueva topología de un amplificador realimentado de V en paralelo.

- **impedancia de salida.** La impedancia de salida Z_{of} y Z'_{of} se define

$$Z_{of} = \left. \frac{V_o}{I_o} \right|_{I_s=0} \quad \text{y} \quad Z_{of}^{\odot} = Z_{of} \parallel R_L \tag{4.43}$$

La expresión de estas impedancias son

$$Z_{of} = \frac{Z_o}{1 + \frac{R_S}{Z_i + R_S} \cdot R_m} \quad \text{o} \quad Z_{of} = \frac{Z_o}{1 + R_m} \quad \text{si } R_S = 0$$

(4.44)

De forma que

$$Z_{of}^{\text{C}} = Z_{of} \parallel R_L = \frac{Z_o \parallel R_L}{1 + \frac{R_S}{Z_i + R_S} \cdot R_M} \quad \text{o} \quad Z_{of}^{\text{C}} = \frac{Z_o \parallel R_L}{1 + R_M} \quad \text{si } R_S = 0$$

(4.45)

Luego la impedancia de salida (Z_{of}) de un amplificador realimentado con V en paralelo reduce la impedancia de salida (Z_o) del amplificador básico.

4.7.1.- Ejemplo de un amplificador realimentado de V en paralelo

La figura 4.23.a indica el esquema de un amplificador realimentado basado en el amplificador operacional $\mu A741$. Este amplificador tiene el modelo equivalente (figura 4.23.b) cuyos valores son: $z_i=2M\Omega$, $z_o=75\Omega$ y $a_v=200000$; nótese la polaridad de la entrada del amplificador. Se pretende obtener la relación entre v_o/i_i y las impedancias de entrada y salida.




Figura 4.23. a) Amplificador realimentado basado en el $\mu A741$ y b) modelo equivalente de $\mu A741$.

• **Análisis de la red de realimentación.** La realimentación es V en paralelo. La red de realimentación está constituida por R_f y el circuito equivalente de esta red se describe en la figura 4.24.




Figura 4.24. Parámetros de la red de realimentación.




Figura 4.25. Amplificador básico ampliado sin realimentación.

• **Amplificador básico ampliado y análisis del amplificador realimentado.** La figura 4.25 indica el circuito equivalente del amplificador básico que tiene incorporado las impedancias equivalentes (Z_{1f} , Z_{2f}) de la red de realimentación. Aplicando teoría de realimentación fácilmente se demuestra que

$$Z_i = z_i \parallel Z_{1f} \approx 666.7k\Omega$$

$$Z_o = z_o \parallel Z_{2f} \approx z_o = 75\Omega$$

$$R_m = \left. \frac{v_o}{i_i} \right|_{R_L \rightarrow \infty} = \pm \frac{Z_{2f} Z_i}{Z_{2f} + z_o} a_v = \pm 1.33 \cdot 10^{11} \Omega$$

$$R_M = \frac{R_L}{R_L + Z_o} R_m \approx R_m \approx \pm 1.33 \cdot 10^{11} \Omega$$

$$Z_{if} = \frac{Z_i}{(1 + \beta R_M)} = 5 \Omega$$

$$Z_{of} = \frac{Z_o}{1 + \beta R_m} = 0.564m\Omega$$

$$Z_{of}^{\circ} = Z_{of} \parallel R_L \approx 0.564m\Omega$$

$$R_{Mf} = \frac{R_M}{(1 + \beta R_M)} \approx 1M\Omega$$

4.8.- Realimentación de intensidad en serie

La figura 4.26.a indica la topología de un amplificador realimentado con muestreo de intensidad y mezclado de tensión o serie, es decir, se trata de un amplificador realimentado de intensidad en serie. El amplificado básico (z_i , z_o y g_m) y la red de realimentación (figura 4.26.b) se construye el amplificador básico ampliado (Z_i , Z_o y G_m) tal como se muestra el circuito de la figura 4.27 que incluye la realimentación en la fuente dependiente βi_o . A continuación se van a analizar y extraer las ecuaciones de comportamiento del amplificador realimentado de la figura 4.27.

• **Impedancia de entrada.** La impedancia de entrada del amplificador realimentado es $Z_{if} = v_{si}/i_i$ y $Z_{sf} = R_S + Z_{if}$. Fácilmente se puede comprobar que

$$Z_{if} = \frac{v_{si}}{i_i} = Z_i(1 + \beta G_M) \tag{4.46}$$

siendo

$$G_M = \frac{i_o}{v_i} = G_m \frac{Z_o}{R_L + Z_o} \quad \text{y} \quad G_m = \lim_{R_L \rightarrow 0} G_M \tag{4.47}$$

Luego la impedancia de entrada de un amplificador realimentado con I en serie aumenta la impedancia de entrada del amplificador básico en $(1 + \beta G_M)$.




Figura 4.26. Topología ideal de un amplificador realimentado de I en serie. a) Amplificador realimentado, b) y c) modelo bipuerta de la red de realimentación.




Figura 4.27. Nueva topología de un amplificador realimentado de I en serie.

- **Ganancia en transconductancia.** Se define $G_{Mf} = i_o / v_{si}$ y $G_{Msf} = i_o / v_s$. Estas relaciones están definidas como

$$G_{Mf} = \frac{i_o}{v_{si}} = \frac{G_M}{1 + \beta G_M} \quad \text{y} \quad G_{Msf} = \frac{i_o}{v_s} = G_{Mf} \frac{Z_{if}}{Z_{if} + R_S} \tag{4.48}$$

- **Impedancia de salida.** La impedancia de salida Z_{of} y Z'_{of} se define

$$Z_{of} = \left. \frac{v_o}{i_o} \right|_{v_s=0} \quad \text{y} \quad Z'_{of} = Z_{of} \parallel R_L \tag{4.49}$$

La expresión de estas impedancias son

$$Z_{of} = \left. \frac{v_o}{i_o} \right|_{v_s=0} = Z_o \left(1 + \frac{Z_i}{Z_i + R_S} \beta G_m \right) \quad \text{o} \quad Z_{of} = Z_o (1 + \beta G_m) \text{ si } R_S = 0 \tag{4.50}$$

De forma que

$$Z'_{of} = Z_{of} \parallel R_L = \frac{1 + \frac{Z_i}{Z_i + R_S} \beta G_m}{1 + \frac{Z_i}{Z_i + R_S} \beta G_M} \quad \text{o} \quad Z'_{of} = (Z_o \parallel R_L) \frac{1 + \beta G_m}{1 + \beta G_M} \text{ si } R_S = 0 \tag{4.51}$$

Luego la impedancia de salida (Z_{of}) de un amplificador realimentado con I en serie aumenta la impedancia de salida (Z_o) del amplificador básico.

4.8.1.- Ejemplo de un amplificador realimentado de I en serie

En la figura 4.28 se muestra el modelo equivalente de pequeña señal de un amplificador realimentado multietapa. Se pretende obtener el modelo equivalente de transconductancia de este amplificador.




Figura 4.28. Ejemplo de un amplificador realimentado de I en serie.

• **Análisis de la red de realimentación.** La realimentación es de I en serie. La red de realimentación está constituido por las resistencias de valor R_f . El circuito equivalente bipuerta de esta red se describe en la figura 4.29.




Figura 4.29. Parámetros de la red de realimentación.




Figura 4.30. Amplificador básico ampliado sin realimentación.

• **Amplificador básico ampliado y análisis del amplificador realimentado.** La figura 4.30 describe el circuito equivalente del amplificador básico que tiene incorporado las impedancias equivalentes (Z_{1f}, Z_{2f}) de la

red de realimentación. Aplicando teoría de realimentación fácilmente se demuestra que

$$Z_o =$$

$$Z_i = h_{ie} + (1 + h_{fe})Z_{1f} = 404k\Omega$$

El parámetro de transconductancia del amplificador ampliado se puede aproximar a

$$G_m \approx \pm h_{fe} \frac{R_L^2}{R_L + h_{ie}} \frac{1}{Z_{2f}Z_{1f}} = \pm 90mS^{-1}$$

si se realizan las siguientes aproximaciones

$$h_{ie} \ll (1 + h_{fe})Z_{1f}$$

$$R_L + h_{ie} \ll (1 + h_{fe})Z_{2f}$$

$$h_{fe} \gg 1$$

Luego, utilizando las ecuaciones y expresiones de este tipo de amplificador realimentado se puede comprobar que

$$G_M = G_m \quad \text{al ser } Z_o =$$

$$Z_{if} = Z_i(1 + G_M) = 36.76M\Omega$$

$$Z_s = R_s + Z_{if} \quad H \approx Z_{if}$$

$$Z_{of} = \quad \text{y } Z_{of}^{\circ} = R_L = 3k\Omega$$

$$G_{Mf} = \frac{G_M}{1 + G_M} H = 1mS^{-1}$$

$$G_{Mfs} = \frac{Z_{if}}{Z_{if} + R_s}$$

4.9.- Tabla resumen de amplificadores realimentados

En la tabla 4.1 se resumen todas las ecuaciones y características de los amplificadores realimentados desarrolladas en los apartados 5 al 8.

Problemas

	Tensión en serie	Corriente en serie	Corriente en par.	Tensión en par.
Señal compensada a la entrada	Tensión o serie	Tensión o serie	Corriente o paralelo	Corriente o paralelo
Señal muestreada a la salida	Tensión o paralelo	Corriente o serie	Corriente o serie	Tensión o paralelo
Fuente de la señal de entrada	Thevenin	Thevenin	Norton	Norton
Tipo de amplificador	$A_v = \frac{v_o}{v_i} \bigg _{R_L \rightarrow \infty}$	$G_m = \frac{i_o}{v_i} \bigg _{R_L \rightarrow \infty}$	$A_i = \frac{i_o}{i_i} \bigg _{R_L \rightarrow \infty}$	$R_m = \frac{v_o}{i_i} \bigg _{R_L \rightarrow \infty}$
	$A_v = \frac{R_L}{R_L + Z_o} A_{v0}$	$G_M = \frac{Z_o}{R_L + Z_o} G_m$	$A_i = \frac{Z_o}{R_L + Z_o} A_{i0}$	$R_M = \frac{R_L}{R_L + Z_o} R_m$
	$A_v = \lim_{R_L \rightarrow \infty} A_v$	$G_m = \lim_{R_L \rightarrow \infty} G_m$	$A_i = \lim_{R_L \rightarrow \infty} A_i$	$R_m = \lim_{R_L \rightarrow \infty} R_m$
Relaciones entre los diferentes tipos de amplificadores	$A_v = A_i \frac{Z_o}{Z_i}$	$G_m = \frac{A_i}{Z_i}$ $G_M = \frac{A_i}{Z_i}$	$A_v = A_i \frac{R_L}{Z_i}$	$R_m = Z_i A_v$ $R_M = Z_i A_v$
Red de realimentación (β)	$\frac{v_{if}}{v_o} \bigg _{i_i=0}$	$\frac{v_{if}}{i_o} \bigg _{i_i=0}$	$\frac{i_{if}}{i_o} \bigg _{v_{if}=0}$	$\frac{i_{if}}{v_o} \bigg _{v_{if}=0}$
Ganancia del amplificador realimentado	$A_{vf} = \frac{A_v}{1 + \beta A_v}$	$G_{Mf} = \frac{G_M}{1 + \beta G_M}$	$A_{if} = \frac{A_i}{1 + \beta A_i}$	$R_{Mf} = \frac{R_M}{1 + \beta R_M}$
	$A_{vsf} = A_{vf} \frac{Z_{if}}{Z_{if} + R_S}$	$G_{Msf} = G_{Mf} \frac{Z_{if}}{Z_{if} + R_S}$	$A_{isf} = A_{if} \frac{R_S}{Z_{if} + R_S}$	$R_{Msf} = R_{Mf} \frac{R_S}{Z_{if} + R_S}$
Impedancia de entrada (Z _{if})	$Z_i (1 + \beta A_v)$	$Z_i (1 + \beta G_M)$	$Z_i (1 + \beta A_i)$	$Z_i (1 + \beta R_M)$
Impedancia de salida (Z _{of}) $Z_{of} = Z_o \parallel R_L$	$\frac{Z_o}{1 + \frac{R_S}{Z_i + R_S} \beta A_v}$	$Z_o \left(1 + \frac{Z_i}{Z_i + R_S} \beta G_m \right)$	$Z_o \left(1 + \frac{R_S}{Z_i + R_S} \beta A_i \right)$	$\frac{Z_o}{1 + \frac{R_S}{Z_i + R_S} \beta R_m}$
	$\frac{Z_o}{1 + \beta A_v}$	$Z_o (1 + \beta G_m)$	$Z_o (1 + \beta A_i)$	$\frac{Z_o}{1 + \beta R_m}$

Tabla 4.1. Tabla resumen de amplificadores realimentados.

P4.1 Un amplificador tiene una VTC como la mostrada en la figura 4.2.a con $A_1=500$, $A_2=300$. Si a este amplificador se le introduce una realimentación con $\beta=0.1$, determinar la VTC del amplificador realimentado.

P4.2 Un amplificador tiene una ganancia de 100 que disminuye en un 5% cuando la tensión de salida es alta. Determinar el valor de β para que la ganancia del amplificador realimentado no varíe en un 0.5%.

P4.3 El amplificador de la figura 4.4 tiene los siguientes valores: $R_S=1k\Omega$, $R_L=1k\Omega$, $Z_i=200\Omega$, $Z_o=200\Omega$, $A_v=1000$. Obtener los modelos equivalentes de corriente, de transresistencia y de transconductancia. ¿Cual es el modelo equivalente más adecuado para este circuito y por qué?.

P4.4 Para el circuito de la figura P4.4, se pide:

- a) Ganancia en corriente $A_{I_s}=i_L/i_s$.
- b) Ganancia en tensión $A_{V_s}=v_o/v_s$, siendo $v_s=i_s R_S$.
- c) Transconductancia $G_{M_s}=i_L/v_s$.
- d) Transresistencia $R_{M_s}=v_o/i_s$.
- e) Impedancia de entrada Z_i .
- f) Impedancia de salida Z_o .

Datos: $h_{ie}=2.1k\Omega$, $h_{fe}=100$, $h_{re}=h_{oe}=0$.




Figura P4.4

P4.5 El amplificador básico de la figura P4.5 tiene una realimentación externa con un factor de realimentación $\beta=0.01$. Determinar la variación de ganancia del amplificador completo para los siguientes valores de la h_{fe} del transistor:

200(min), 300(typ), 400(max).

Dato: $h_{ie}=2k\Omega$, $h_{re}=h_{oe}=0$.




Figura P4.5

P4.6 Del amplificador realimentado de la figura P4.6 se conoce el modelo equivalente en tensión del amplificador básico ($z_i=100\Omega$, $z_o=100\Omega$, $a_v=-1000$). Calcular la R_{M_f} , A_{V_f} , Z_{i_f} , Z_{o_f} , Z'_{o_f} de este amplificador. Datos: $R_1=R_2=R_3=10k\Omega$, $R_L=20k\Omega$.




Figura P4.6

P4.7 Obtener el modelo equivalente en corriente del amplificador realimentado de la figura P4.7. Repetir el problema para $R_F=R_E=50\Omega$. Datos: $h_{fe}=50$, $h_{ie}=1.1k\Omega$. Despreciar h_{re} , h_{oe} y R_B .




Figura P4.7

P4.8 Proponer un valor a R_F del circuito de la figura P4.8 para que $Z_i < 300\ \Omega$.




Figura P4.8




Figura P4.9

P4.9 En la figura P4.9 se muestra un amplificador constituido por dos etapas, una etapa amplificadora básica basada en el N-JFET 2N5457 y otra en el transistor bipolar BC547B. Para este circuito, se pide:

- a) Determinar utilizando gráficas el punto de trabajo (I_{DQ} , V_{DSQ} , V_{GSQ})

del transistor N-JFET.

- b) Calcular el punto de trabajo del transistor bipolar (I_{CQ} , I_{BQ} , V_{CEQ})
- c) Obtener la A_V , Z_i y Z_o ($h_{re}=h_{oe}=0$).

P4.10 Suponiendo que la ganancia de lazo del circuito de la figura P4.10 sea mucho mayor que la unidad ($\beta A \gg 1$), comprobar que la ganancia de tensión del amplificador realimentado viene dada por

$$A_{Vf} = E \frac{R_3(R_4 + R_F + R_5)}{R_4 R_5}$$




Figura P4.10

P4.11 Obtener el modelo equivalente referido a la entrada v_s del amplificador realimentado de la figura P4.11.




Figura P4.11

TEMA 5

Fuentes de corriente y cargas activas

5.1.- Introducción

Las fuentes de corriente son ampliamente utilizadas en circuitos electrónicos integrados como elementos de polarización y como cargas activas en etapas amplificadoras. Estas fuentes en polarización resultan más insensibles a variaciones de las tensiones de polarización y de la temperatura, y son más económicas que los elementos resistivos en términos de área de ocupación, especialmente cuando las corrientes son bajas. Las fuentes de corriente como cargas activas proporcionan resistencias incrementales de alto valor resultando etapas amplificadoras con elevada ganancia operando incluso con bajos niveles de tensiones de polarización. Así, la ganancia típica en tensión de una etapa en emisor común es $A_V H - h_{fe} R_C / h_{ie}$. Para obtener una gran ganancia, debe utilizarse una R_C muy grande que resulta un solución inviable en un circuito integrado por dos motivos: una resistencia de difusión alta ocupa un área prohibitiva y una R_C grande tiene una caída de tensión muy elevada que complicaría la polarización del amplificador. Las fuentes de corriente eliminan ambos inconvenientes y permiten lograr ganancias del orden de 10.000 en una simple etapa con carga de corriente.

5.2.- Espejo de corriente bipolar

La forma más simple de una fuente de corriente es la basada en un espejo de corriente. El espejo de corriente está constituido por una asociación de dos transistores idénticos que tienen la misma tensión V_{BE} tal como se muestra en la figura 5.1.a. El transistor Q1 está operando en modo diodo (colector y base cortocircuitada) y por ello en numerosas ocasiones se puede ver representado según el esquema de la figura 5.1.b. Ambos circuitos se comportan como una fuente de corriente de valor I_O .




Figura 5.1. a) Espejo de corriente; b) Representación simplificada de un espejo de corriente.

Para el análisis de esta fuente de corriente es preciso utilizar la ecuación de Ebers-Moll simplificada de un

transistor en la región lineal que relaciona la I_C con la tensión V_{BE} , de forma que

$$I_C = I_S \exp\left\{\frac{V_{BE}}{V_T}\right\} \Leftrightarrow V_{BE} = V_T \ln \frac{I_C}{I_S} \quad (5.1)$$

En un espejo de corriente las tensiones V_{BE} de Q1 y Q2 son iguales y, al ser transistores idénticos, $I_{S1}=I_{S2}$. Por consiguiente, la ecuación 5.1 indica que ambas intensidades de colector deben ser iguales $I_{C1}=I_{C2}=I_o$. De ahí el nombre de espejo de corriente: la corriente de colector de ambos transistores es la misma, de forma que si varía la corriente de uno de ellos tiene “reflejo” en el otro. En la base de estos transistores se verifica que

$$I_{ref} = I_{C1} + I_{B1} + I_{B2} \quad (5.2)$$

y como la corriente de colector es idéntica en ambos transistores y dado que operan en la región lineal ($I_C=\beta I_B$), se puede despejar I_{C1} de la ecuación 5.2 resultando que

$$I_{C1} = I_{C2} = I_o = \frac{I_{ref}}{1 + \frac{2}{\beta}} \quad (5.3)$$

siendo

$$I_{ref} = \frac{V_{CC} - V_{BE}}{R} \quad (5.4)$$

En el caso de que $\beta \gg 1$, la ecuación 5.3 se reduce a

$$I_{C2} = I_{C1} \approx I_{ref} \quad (5.5)$$

La ecuación 5.5 se cumple siempre que Q1 y Q2 sean transistores idénticos con las mismas características eléctricas. En general, no es posible conseguir un buen espejo de corriente utilizando transistores discretos debido a la dispersión de parámetros que tienen estos dispositivos. Los mejores resultados se obtienen en circuitos integrados cuando se fabrican situando a los transistores muy próximos entre sí con idéntica geometría.




Figura 5.2. Características eléctricas del transistor ideal y real.

Una fuente de corriente ideal debe suministrar una corriente constante con independencia de la tensión de salida. Sin embargo, en las fuentes de corriente reales su corriente de salida varía con la tensión de salida. Esta dependencia está relacionada con la resistencia de salida del transistor. La figura 5.2 representa la curva de operación de Q2 con $V_{BE2}=Cte$ fijada por la corriente del transistor Q1 en el espejo de corriente de la figura 5.1.a, suponiendo al transistor ideal (recta horizontal con resistencia de salida ∞) y real (su resistencia de salida está especificada por pendiente de la recta de valor $1/R_o$). Si se considera un transistor ideal sin resistencia de salida, la intensidad I_o es independiente de la V_{CE} , es decir, de la tensión de salida. Por el contrario, un transistor

tiene una resistencia de salida de forma que la $I_{C2}=I_o$ es variable con la V_{CE} . En cualquier caso, este transistor deja de comportarse como elemento lineal cuando entra en la región de saturación, siendo éste el límite de operación de cualquier fuente de corriente.

Una fuente de corriente tiene dos modelos en función del tipo de análisis que se realice. En DC puede ser sustituida por el equivalente Norton de la figura 5.3.a constituido por una fuente de intensidad I_{io} y una resistencia R_o ; en el caso ideal $R_o \rightarrow \infty$ se cumple que $I_{io}=I_o$. En alterna se comporta como un elemento resistivo Z_o (figura 5.3.b) obtenido a partir de los modelos de pequeña señal de los transistores. No hay que confundir R_o con Z_o . El primero es un parámetro DC y el segundo AC. Sin embargo, en muchos casos se suele hacer la siguiente aproximación $R_o \approx Z_o$ cuando no se dispone de datos para calcular ambas resistencias equivalentes. El valor de I_{io} , R_o y Z_o va a depender del tipo de fuente de corriente. En el caso concreto de la fuente de la figura 5.1 es fácil comprobar que $Z_o = r_{oe} \parallel \beta r_{oe}$.




Figura 5.3. Circuito equivalente a) DC y b) AC de una fuente de corriente.

El principio de espejo de corriente se puede extender a múltiples transistores obteniéndose el circuito denominado repetidor de corriente mostrado en la figura 5.4.a. En este circuito todos los transistores tienen la misma V_{BE} , y por consiguiente, la intensidad de colector es idéntica en todos ellos (I_o). Sin embargo, el efecto de intensidad de polarización de base (NI_B) es importante y puede degradar las características del espejo de corriente. En este circuito, la intensidad de referencia I_{ref} tiene dos componentes: la intensidad de colector de Q1 y las intensidades de polarización de base, de forma que

$$I_{ref} = I_{C1} + NI_B \tag{5.6}$$




Figura 5.4. a) Repetidor de corriente y b) Versión mejorada del repetidor de corriente

La segunda componente es importante si N es elevado o β es pequeña y puede reducir significativamente el valor de I_o . Para este circuito, se puede demostrar fácilmente que la intensidad de salida viene dada por

$$I_o = \frac{I_{ref}}{1 + \frac{N}{\beta}} = \frac{\frac{V_{CC} - V_{BE}}{R}}{1 + \frac{N}{\beta}} \tag{5.7}$$